Thành phần chức năng và cấu trỳc phần cứng của module DAS bao gồm : - Khối giải mó địa chỉ.
- Khối cỏc thanh ghi đọc/viết. - Khối đệm dữ liệu vào/ra. - Khối điều khiển cỏc tớn hiệu vào/ra số. - Khối thiết lập cấu hỡnh. - Khối cổng truyền thụng UART. Khối giải mó địa chỉ (Address Decode) Thành phần chức năng của khối giải mó địa chỉ bao gồm khối giải mó địa chỉ cơ sở và khối giải mó địa chỉ cỏc thanh ghi vào/ra. Khối giải mó địa chỉ cơ sở
bao gồm bộ thiết lập địa chỉ cơ sở cho module trờn SW8 và vi mạch giải mó địa chỉ 74LS682.
Khối cỏc thanh ghi đọc/viết
Hệ thống cỏc thanh ghi được xõy dựng trờn chip EPF8282ALC-4 cú chức năng đệm, chốt dữ liệu và cỏc tớn hiệu điều khiển module. Tuỳ theo mỗi cấu hỡnh, hệ thống cỏc thanh ghi sẽđược sử dụng hoạt động theo cỏc nguyờn lý khỏc nhau. Mỗi thanh ghi được thiết kế với độ rộng 8 bit.
Cỏc thanh ghi đọc được xõy dựng trờn cơ sở cỏc bộ đệm dữ liệu 8 bit. Cỏc thanh ghi viết được xõy dựng trờn cỏc bộ chốt dữ liệu.
Cỏc thanh ghi chỉ đọc R0, R1 được định nghĩa là cỏc thanh ghi dữ liệu, dựng để đọc trạng thỏi chế độ làm việc và dữ liệu của cỏc bộ biến đổi ADC trong cỏc cấu hỡnh 1 và 2. Thanh ghi R2 định nghĩa là thanh ghi trạng thỏi, dựng
đểđọc trạng thỏi hoạt động của cỏc bộ biến đổi ADC. Thanh ghi R7 là thanh ghi 8 bit dữ liệu vào số. Đầu ra cỏc thanh ghi đọc được nối vào chung bus dữ liệu, qua bộđệm dữ liệu để đọc vào bus dữ liệu PC/104.
Cỏc thanh ghi viết được xõy dựng trờn cỏc bộ chốt dữ liệu, cú chức năng
đưa cỏc tớn hiệu điều khiển, dữ liệu đến từ bus dữ liệu PC/104 tới chip PSoC-1 và PSoC-2. Cỏc tớn hiệu này sẽ điều khiển và nạp dữ liệu cho cỏc khối chức năng xõy dựng trờn cỏc chip CY8C27643.
Khối đệm dữ liệu vào/ra (BUFFER)
Chức năng của bộ đệm dữ liệu vào/ra là điều khiển đệm dữ liệu vào/ra với bus dữ liệu của hệ vi xử lý PC/104. Tựy theo lệnh đọc (RD) hay ghi (WR) dữ
liệu từ PC/104 với cỏc thanh ghi của module, khối tạo tớn hiệu điều khiển sẽ tạo ra tớn hiệu DK với mức tớch cực thấp, kết hợp với lệnh RD, sẽ cho phộp vi mạch 74LS245 làm việc, điều khiển và đệm dữ liệu vào hay ra.
Bộ đệm dữ liệu vào ra được xõy dựng trờn vi mạch 74HC245. Điều khiển luồng dữ liệu vào/ra bằng tớn hiệu RD của bus PC/104 và tớn hiệu điều khiển
được tạo ra từ chip EPF8282ALC-4.
Khi cú lệnh đọc dữ liệu (inport) từ một thanh ghi, địa chỉ thanh ghi đú sẽ được giải mó đưa tới cho phộp bộ đệm tương ứng, dữ liệu đầu vào bộ đệm thanh
ghi được đưa vào bus chung của bộ đệm dữ liệu. Đồng thời tớn hiệu DK=0 được
đưa tới cho phộp bộ đệm làm việc. Lệnh RD=0 (tạo ra bởi lệnh đọc) được đưa tới điều khiển cho phộp đọc dữ liệu vào bus PC/104.
Khi cú lệnh viết dữ liệu (outport) vào một thanh ghi, tớn hiệu DK=0 được tạo ra cho phộp bộ đệm làm việc, tớn hiệu RD=1 cho phộp dữ liệu đi từ bus PC/104 vào bus chung. Địa chỉ thanh ghi sẽ được giải mó đưa tới cho phộp bộ
chốt dữ liệu tương ứng để chốt dữ liệu.
Khối vào/ra dữ liệu số
Khối vào/ra dữ liệu số được thiết kế hai đường bus 8 bit số vào (IP) và 8 bit số ra (OP). Bus 8 bit IP và 8 bit OP được đệm trờn hai thanh ghi xõy dựng trờn vi mạch EPF8282ALC-4 cú địa chỉ BaseAddr+7.
Nguyờn tắc làm việc của khối vào/ra dữ liệu số như sau : Khi cú lệnh viết dữ liệu ra từ CPU của hệ vi xử lý PC/104 :
outport(BaseAddr+7,A);
trong đú : BaseAddr+7 là địa chỉ thanh ghi W7. A là giỏ trị cần ghi ra.
Dữ liệu A cú độ dài 8 bit từ bus PC/104 được đưa tới bộ đệm bus 74LS245, tới bộ đệm bus LS245 khi đú cú tớn hiệu RD ở mức cao, cho phộp
điều khiển đưa dữ liệu A tới thanh ghi W7. Đồng thời mạch giải mó địa chỉ
thanh ghi tạo ra tớn hiệu W7 với mức thấp đưa tới thanh ghi W7 để điều khiển
đưa dữ liệu A ra ngoài qua JP1.
Khi cú lệnh đọc dữ liệu vào từ CPU của hệ vi xử lý PC/104 : inport(BaseAddr+7);
thỡ mạch giải mó địa chỉ thanh ghi sẽ tạo tớn hiệu R7 với mức thấp cho phộp thanh ghi R7 đệm dữ liệu lấy vào từ ngoài qua JP1 và đưa tới bộ đệm bus 74LS245. Cho phộp dữ liệu qua bộ đệm tới bus dữ liệu của PC/104.
Khối Truyền nhận dữ liệu nối tiếp Tx và Rx
Được xõy dựng trờn vi mạch PSoC-1 thực hiện giao tiếp với cỏc thiết bị
ngoại vi khỏc theo chuẩn bus UART.
Cỏc module Tx và Rx là cỏc module truyền thụng khụng đồng bộ 8 bit giao tiếp trờn hai đường Rx và Tx. Kiểu dữ liệu truyền/nhận cú cấu trỳc như sau:
Start Data Data Data Data Data Data Data Parity Stop
b. Cỏc cấu hỡnh cú thể lựa chọn
Cho phộp người sử dụng thiết lập cỏc tớn hiệu điều khiển cho phộp lựa chọn cỏc cấu hỡnh khỏc nhau. Hai tớn hiệu điều khiển Prog1 và Prog2 thiết lập
trờn J_Prg được đưa đến cỏc chip PSoC nhận biết, tuỳ thuộc vào giỏ trị của hai tớn hiệu điều khiển này, cỏc chip PSoC sẽ tự động thay đổi theo cấu hỡnh phự hợp.
Tựy theo mỗi cấu hỡnh, module thu thập dữ liệu DAS sẽ cú nguyờn lý và nguyờn tắc hoạt động khỏc nhau. Với cựng một phần cứng chung nhưng cỏc chương trỡnh điều khiển viết cho cỏc chip ASIC và PSoC sẽ khỏc nhau tương
ứng cho mỗi cấu hỡnh. Việc lựa chọn cấu hỡnh được thực hiện trờn jump J_Prog. Bằng hai tớn hiệu Prog1 và Prog2 thiết lập trờn J_Prog sẽ cho ta lựa chọn 1 trong 4 cấu hỡnh : Cấu hỡnh Prog2 Prog1 1 2 3 4 0 0 1 1 0 1 0 1
Hai bit điều khiển cho phộp lựa chọn cấu hỡnh Prog1 và Prog2 được đưa tới 2 chip PSoC CY8C27643 PS1 và PS2. Với khả năng tự động thay đổi cấu hỡnh (Dynamic reconfig) của chip PSoC, chương trỡnh điều khiển sẽ tự động lựa chọn cấu hỡnh phần cứng cho chip PSoC tương ứng với cấu hỡnh được lựa chọn,
đồng thời sẽ tạo ra cỏc tớn hiệu điều khiển chip EPF8282ALC-4 hoạt động theo
đỳng cấu hỡnh đú. Vỡ mỗi cấu hỡnh cú chức năng khỏc nhau nờn cỏc chip PSoC ngoài việc cú cấu hỡnh phần cứng khỏc nhau, chỳng cũng cú chương trỡnh phần mềm điều khiển riờng đối với mỗi cấu hỡnh cụ thể.
Cấu hỡnh 1 :
Bài toỏn đặt ra đối với cấu hỡnh này là thiết kế một module cú chức năng thu thập 16 kờnh tớn hiệu tương tự đầu vào, thực hiện biến đổi ADC với độ phõn giải 12 bit, cú 8 đường tớn hiệu vào số IP, 8 đường tớn hiệu ra số OP, cổng truyền thụng khụng đồng bộ UART.
Sơđồ khối của module với cấu hỡnh này được trỡnh bày trờn hỡnh 1
Trong cấu hỡnh 1 của mỗi chip PSoC bao gồm 2 bộ dồn kờnh AMUX4, 2 bộ điều khiển hệ số khuếch đại PGA và 2 bộ biến đổi ADC 12 bit. Riờng trong cấu hỡnh 1 của chip PS1 cú thiết kế khối cổng truyền thụng UART.
Cấu hỡnh 2 :
Cấu hỡnh 2 được thiết kế cú cỏc chức năng sau : - 14 kờnh đầu vào ADC, độ phõn giải 12 bit. - 2 kờnh DAC.
- 8 bit DI, 8 bit DO.
- Cổng truyền thụng UART.
16 Analog Input
PC/104 BUS MUX & PGA MUX & PGA
12 bits A/D Converter
Control & Status Regs Data Regs
Buffer
Address Decode UART Ports 8DI & 8DO