END IF; END CASE;

Một phần của tài liệu Thiết kế vi mạch bằng VHDL (Trang 100 - 101)

Chương 8: Mỏy trạng thỏ

END IF; END CASE;

END CASE; END PROCESS; END state_machine; --- Kết quả mụ phỏng: Hỡnh 8.5. Kết quả mụ phỏng cho vớ dụ 8.2 8.3. Thiết kế kiểu 2.

Như chỳng ta thấy trong kiểu thiết kế 1 thỡ chỉ cú trạng thỏi hiện tại được lưu trữ. Tất cả cỏc mạch như vậy sẽ được túm tắt như trong hỡnh 8.6.1. Trong trường hợp này nếu mạch là mỏy Mealy (đầu ra của nú phụ thuộc vào đầu vào hiện tại), đầu ra cú thể thay đổi khi đầu vào thay đổi (đầu ra khụng đồng bộ).

Trong nhiều ứng dụng, tớn hiệu được yờu cầu là đồng bộ, thỡ đầu ra sẽ chỉ cập nhật khi thay đổi sườn clock. Để tạo ra mỏy đồng bộ Mealy, đầu ra phải được lưu trữ tốt, như trong hỡnh 8.6.2

Hỡnh 8.6.1 Sơ đồ mạch kiểu 1 Hỡnh 8.6.2. Sơ đồ mạch kiểu 2

Cấu trỳc như trong hỡnh 8.6.2 sẽ là đối tượng của thiết kế kiểu 2.

Để thực hiện cấu trỳc mới này, chỳng ta cần cú vài sự thay đổi so với thiết kế kiểu 1. Vớ dụ, chỳng ta cú thể sử dụng một tớn hiệu thờm (như tớn hiệu trung gian) để tớnh toỏn giỏ trị đầu ra (đoạn trờn), nhưng chỉ chuyển cỏc giỏ trị của nú thành tớn hiệu đầu ra khi sự kiện clock thay đổi (phần mạch dóy). Sự thay đổi này chỳng ta sẽ thấy trong khuụn mẫu chỉ ra dưới đõy:

Khuụn mẫu mỏy trạng thỏi của thiết kế 2

LIBRARY ieee;

USE ieee.std_logic_1164.all;

Một phần của tài liệu Thiết kế vi mạch bằng VHDL (Trang 100 - 101)