Để tăng tính hiệu quả, các dịng truyền tải cĩ thể được ghép lại với nhau tạo thành dịng truyền tải ghép kênh cấp hệ thống (system level multiplex)
Hình 2.28: Ghép kênh dịng bit truyền tải cấp hệ thống
Elementary stream map System level mutiplexer Multiplexer PID (0) TS 1 TS 2 TS (n -1) TS (n)
Trong quá trình cộng các dịng bit truyền tải (với các PIDs tương ứng) sẽ tương ứng với việc cộng các chương trình riêng biệt và dịng bit điều khiển các hệ thống (được định nghĩa với PID = 0). Dịng bit này mang các thơng tin trong 1 bảng tổ chức chương trình, sắp xếp các chỉ số nhận diện chương trình, tương ứng trên mỗi dịng truyền tải của chúng; quá trình nhận diện chương trình dựa vào các chỉ số trong bảng như đã mơ tả. Một “chương trình” phù hợp trong ngữ cảnh này, theo quan niệm truyền thống được gọi là “1 kênh” (ví dụ như VTV1, HTV7, vv…).
Bảng tổ chức chương trình cho phép nhận biết chỉ số PID của dịng bit, chứa bảng ánh xạ chương trình của các chương trình đặc trưng. Theo đĩ, quá trình nhận diện 1 chương trình và nội dung của nĩ mang thơng tin trong 2 phạm vi sau:
Thứ nhất: Bảng tổ chức chương trình trong dịng bit PID = 0 dùng để nhận diện chỉ
số PID của dịng bit mang nội dung bảng ánh xạ chương trình cho chương trình.
Thứ hai: Các PIDs của dịng bit cơ sở mà chúng tạo ra chương trình thu được
từ bảng ánh xạ chương trình thích hợp.
Sau khi các bước trên hồn thành, các bộ lọc tại bộ tách kênh cĩ thể thiết lập các bit dịng truyền tải tại bên thu phù hợp cho từng chương trình cần quan tâm.
Lớp hệ thống của bộ ghép kênh trong thời gian tiến hành ghép kênh hệ thống, khả năng nhận diện các chương trình khác nhau của các PIDs phải chính xác như tại đầu vào. Điều này nảy sinh 1 vấn đề là PIDs cho các dịng bit chương trình khác nhau, là duy nhất. Để giải quyết vấn đề này, đối với từng phạm vi ứng dụng của từng bộ ghép, các PIDs được sửa đổi ngay trước khi đưa vào bộ ghép. Sự thay đổi phải được ghi lại trong cả 2 bảng tổ chức chương trình và bảng ánh xạ chương trình. Mạch phần cứng sẽ thực hiện chia lại nhiệm vụ của PID trong thời gian thực với sự trợ giúp của tín hiệu đồng bộ tại tốc độ xung đồng bộ gĩi.
Việc xây dựng dịng bit truyền tải cĩ thể phân cấp. Dịng bit sau bộ ghép hệ thống cĩ thể ghép lại với nhau trên 1 kênh cĩ dải thơng rộng hơn, bằng cách trích các bảng tổ chức chương trình từ mỗi dịng bit ghép kênh hệ thống và tổ chức lại 1 dịng bit PID = 0 mới. Các PID cĩ thể được ấn định lại trong trường hợp này.
2.2 Ghép kênh audio
Ngõ vào của bộ ghép kênh gồm audio, mã thời gian, dữ liệu kiểm tra và dữ liệu của người sử dụng (trong tương lai). Dữ liệu phụ được biến đổi thành các gĩi dữ liệu phụ, được ghép kênh với dịng dữ liệu. Các gĩi dữ liệu được cấy vào khơng gian theo tiêu chuẩn SMPTE 125M quy định, hình dưới đây biểu diễn khơng gian dữ liệu phụ cho giao diện tín hiệu số tổng hợp bit-nối tiếp.
Hình 2.29: Tạo định dạng gĩi dữ liệu audio từ một dịng dư liệu audio nối tiếp AES/EBU Mỗi gĩi chứa tối đa 262 từ song song 10-bit, bao gồm:
Một cờ dữ liệu phụ 3 từ ADF: Các giá trị của nĩ là 000, 3FF, 3FF và đánh
dấu sự bất đầu của gĩi dữ liệu.
Một từ nhận dạng dữ liệu tối ưu DID: Từ này nhận dạng nội dung dữ liệu
của mỗi gĩi cho người sử dụng. Nếu nội dung là dữ liệu audio, thì nhiều từ DID khác nhau được dùng để xác định 4 nhĩm kênh audio.
Một từ về số dữ liệu audio tối ưu DBN: Từ này cho phép máy thu thay đổi
tổ hợp truyền bằng cách đếm số gĩi dữ liệu cĩ một DID chung. Trong trường hợp chuyển mạch dịng dữ liệu, mạch đếm cĩ thể truyền một cờ đến hệ thống xử lý video để bỏ nhất thời (“ẩn” hoặc “đẩy ra”) bằng một mạch cắt.
Một từ đếm dữ liệu DC: Từ này chỉ tỉ số dữ liệu của người sử dụng trong từng gĩi. Y Kênh 2 Z Kênh 1 Y Kênh 2 X Kênh 1 Y Kênh 2 AES/EBU
Frame 0 Frame 1
Frame con 1 Frame con 2 Frame con 1 Frame con 2
4 bit bit đầu Dữ liệu phụ 4 bit