Ở phần trước chúng ta đã phỏng anten mạch dải cấu trúc zíc zắc bằng phần mềm Ansoft design (HFSS), nó cho ta kết quả tương đối tốt và phù hợp với yêu cầu đã đặt ra.
Trong phần này, chúng ta sẽ tiến hành đo bằng thực nghiệm. - Anten mạch in
(b)
Hình 48: Cấu trúc anten zíc zắc đã thực nghiệm. (a)Mặt trước ; (b) Mặt sau
- Giản đồ bức xạ và các thông số:
Hình50 : Độ rộng băng thông
Hình 52: Đồ thị Smith
Kết quả mô phỏng Kết quả thực nghiệm
Tính khoảng đọc
Giả thiết sử dụng đầu đọc có các thông số sau : f = 2450 MHz, EIRP = 4W (
tx reader
P − = 33dBm, Greader−ant= 6dBi), Preader−threshold = - 65dBm.
Cùng với các thông số anten: Gtag−ant= 1.64dBi, với giả thiết : χ= - 3dB, =
−threshold tag
P -8 dBm.
- Trường hợp anten và chip được phối hợp trở kháng (trở kháng tải là liên hiệp phức của trở kháng anten) : τ = 0dB, δ= -13.372dBsm. Sử dụng công thức ở chương 3 ta có : ≈ −link power R 2m ≈ r backscatte R 11.5m
- Trường hợp anten ngắn mạch cộng hưởng (RL = 0 và XT = -XA)
≈ −link power R 2m ≈ r backscatte R 16.3m
Kết quả cho thấy Rpower−link ngắn hơn nhiều Rbackscatter, khoảng đọc của hệ thống xác định bởi khoảng cách nhỏ hơn. Hệ thống có sự khác biệt lớn giữa hai khoảng cách này là do độ tăng ích và độ nhạy của anten đầu đọc lớn hơn nhiều anten thẻ.