MC68HC11E2 cĩ 5 Port I/O với 38 đường xuất nhập phụ thuộc vào Mode hoạt động. Chức năng các chân được tĩm tắt như sau :
Port/Bit Các chân Input Các chân Output truyền 2 chiều Các chân Các chức năng cùng chia xẻ
Port A 3 3 2 Timer
Port B 8 - Địa chỉ cao
Port C - 8 và bus dữ liệu Địa chỉ thấp
Port D 6 SCI và SPI
Port E 6 - Bộ chuyển đổi A/D
Tương ứng với mỗi Port MCU cĩ một thanh ghi dữ liệu, do đĩ cĩ 5 thanh ghi dữ liệu Port là thanh ghi : PORTA, PORTB, PORTC, PORTD, PORTE. Việc xuất hay nhập dữ liệu trêncác Port tương ứng. Sau đây sẽ khảo sát chức năng từng Port cụ thể.
III.1 PORT A
Port A chỉ cĩ 3 chân xuất, 3 chân chỉ nhập và 2 chân xuất nhập 2 chiều. Port A dùng chung các chân vào ra với hệ thống thời gian.
Khi reset các chân xuất sẽ bằng 0, các chân nhập ở tồng trở cao.
Thanh ghi Port A – Port A data ($1000)
Bit 7 6 5 4 3 2 1 Bit 0
PA7 PA6 PA5 PA4 PA3 PA2 PA1 PA0
Reset HIZ 0 0 0 HIZ HIZ HIZ HIZ
Alt
func PAI OC2 OC3 OC4 IC4/OC5 IC1 IC2 IC3
3 chân chỉ nhãp là PA6, PA5, PA4. 3 chân chỉ xuất là PA2, PA1, PA0. 2 chân xuất nhập 2 chiều là PA7, PA3.
Chiều xuất nhập của 2 chân PA7, PA3 được điều khiển bởi bit DDRA7 và DDRA3 trên thanh ghi PACT.
Thanh ghi PACTL – Pulse Accummulator Control ($1026)
Bit 7 6 5 4 3 2 1 Bit 0
Reset 0 0 0 0 0 0 0 0
DDRA7 – Data Direction for Port A Bit 7.
! 0 = PA7 là chân nhập.
! 1 = PA7 là chân xuất.
III.2 PORT B
Ở chế độ single chip, các chân của Port B là các ngõ ra. Ở chế độ expanded 8 chân của Port B là 8 đường địa chỉ cao ADDR[15:8].
Thanh ghi PORT B – Port B data ($1004)
Bit 7 6 5 4 3 2 1 Bit 0
PB7 PB6 PB5 PB4 PB3 PB2 PB1 PB0
Reset 0 0 0 0 0 0 0 0 (adsbygoogle = window.adsbygoogle || []).push({});
III.3 PORT C
Ở chế độ single chip các chân của Port C cĩ thể xuất nhập 2 chiều. Ở chế độ expanded các chân của Port C được dồn kênh thành 8 đường địa chỉ thấp hoặc 8 đường dữ liệu ADDR[7:0]/DATA[7:0].
Thanh ghi Port C – Port C data ($1003)
Bit 7 6 5 4 3 2 1 Bit 0
PC7 PC6 PC5 PC4 PPC3 PC2 PC1 PC0
Reset 0 0 0 0 0 0 0 0
Khi hoạt động như Port xuất nhập đa dụng, các bit trên thanh ghi DDRC sẽ quyết định chiều truyền dữ liệu ở các chân Port C.
Thanh ghi DDRC – Data direction Register for Port C ($1007)
Bit 7 6 5 4 3 2 1 Bit 0
DDC7 DDC6 DDC5 DDC4 DDC3 DDC2 DDC1 DDC0
Reset 0 0 0 0 0 0 0 0
DDC[7:0] – Data Direction for PortC
! 0 = Chân nhập
! 1 = Chân xuất
III.4 PORT D
Port D cĩ thể được dùng như Port xuất nhập 2 chiều hoặc sử dụng cho các hệ thống SCI và SPI mà khơng phụ thuộc vào các chế độ hoạt động.
Thanh ghi PORT D – Port data ($1008)
0 0 PD5 PD4 PD3 PD2 PD1 PD0
Reset I I I I I I I I
Khi Port D là Port xuất nhập thanh ghi DDRD sẽ quyết định chiều xuất nhập từng bit của Port D
Thanh ghi DDRD – Data Direction Register for Port D ($1009)
Bit 7 6 5 4 3 2 1 Bit 0
- - DDD5 DDD4 DDD3 DDD2 DDD1 DDD0
Reset 0 0 0 0 0 0 0 0
DDD[7:0] – Data Direction for Port D
! 0 = chân tương ứng là chân nhập.
! 1 = chân tương ứng là chân xuất.
III.5 PORT E
Port E là Port nhập hoặc sử dụng cho các chức năng A/D.
Thanh ghi Port E – Port E data ($100A) (adsbygoogle = window.adsbygoogle || []).push({});
Bit 7 6 5 4 3 2 1 Bit 0
PE7 PE6 PE5 PE4 PE3 PE2 PE1 PE0
Reset I I I I I I I I