SƠ ĐỒ MẠCH TRUNG TÂM

II. MẠCH GIẢI MÃ TÍN HIỆU ĐIỀU KHIỂN: (được xem là mạch trung tâm) Mạch giải mã tín hiệu điều khiển thực ra chỉ là mạch đệm dữ liệu giữa

SƠ ĐỒ MẠCH TRUNG TÂM

Trong đĩ:

LINH KIỆN

Linh kiện Giá trị Chức năng

RN14 1K Điện trở mảng kéo lên, cho các tín hiệu PortABC.

C111 100nF Lọc nguồn.

SV1 Cảng vào, Port ABC, tín hiệu từ mạch giao tiếp.

SV3 Cảng vào ra, trao đổi tín hiệu với cần quét.

74LS32 Giải mã Autoreset.

74LS00 Giải mã tín hiệu điều khiển và vịng lặp.

74LS192 Tạo vịng lặp.

4555 Giải mã tín hiệu nhị phân sang tín hiệu thập phân.

J16 Truyền tín hiệu điều khiển đến mạch cơng suất.

Phân tích mạch:

Tín hiệu từ card giao tiếp sau khi truyền qua SV1 được các điện trở mảng RN1, RN2, RN3 và RN4 làm chuẩn mức logic 0 hay 1 (tín hiệu truyền song song chỉ truyền với khoảng cách ngắn, với đoạn đường truyền dài tín hiệu sẽ bị suy giảm).

Chân PC5 chọn làm chân Reset để xác lập lại trạng thái khởi điểm của IC 74164, chân PC4 là tín hiệu nhịp dữ liệu. Tín hiệu vào chân AB được lấy trực tiếp từ mạch quét gởi về. Tín hiệu này đồng thời truyền qua cổng OR để làm chuẩân mức logic và truyền tín hiệu này qua Port C về PC. Tín hiệu được chốt ở IC 74164 sẽ thơng qua RN1 đến chờ ở PortB chờ CPU đọc vào.

Tín hiệu ERR1, ERR2 (lỗi 1, lỗi 2) lần lượt qua các chân 1, 2 của SV3

đến cổng OR (IC2D) và chờ CPU đọc vào. Tín hiệu TH_Page, là tín hiệu theo dõi xem cĩ giấy hay khơng, lượt qua chân 3 của SV3 và chờ CPU đọc vào.

Mạch điều khiển động cơ bước làm việc trên cơ sở của mạch quét tuần tự. Mạch dùng vi mạch đếm 74LS192 (với thiết kế ban đầu dùng vi mạch 4022B) và vi mạch giải mã nhị phân sang mã thập phân, 4555B. Sự kết hợp của hai vi mạch này tạo ra mạch quét tuần tự bốn (04) bước, cĩ thể chuyển trạng thái từ quét thuận sang quét nghịch hay ngược lại. Thực hiện chức năng này là nhờ vào vi mạch 74LS192 cĩ là loại đếm thuận nghịch (up/down counter). Vi mạch này kết hợp với một cổng NAND tạo thành một bộ đếm vịng lên xuống (bốn bước).

Xung Ck và tín hiệu điều khiển up/down nhận từ Port A qua điều khiển bằng cổng NAND (74LS00) tạo ra xung Ck_up hay Ck_down tác động vào chân Ck tương ứng của 74LS192 (chân số 04: Ck_up; chân số 05: Ck_down). Trường hợp đếm lên: khi QC lên mức [1] (chuyển tiếp từ giá trị 0011B lên 0100B) sẽ tạo nên xung qua cổng OR (cổng dùng chung với chức năng Autoreset) tạo mức logic [0] tác động vào Clr (chân số 14), vịng đếm trở về giá trị 00B, vịng lặp cứ thế tiếp tục. Trường hợp đếm xuống: khi QD lên mức [1] (chuyển tiếp từ giá trị 0000B lên 1111B) sẽ tạo nên xung qua cổng NAND tạo mức logic [0] tác động vào LD (chân số 11, load), giá trị đặt trước sẽ được đưa ra (AB=[1] và CD=[0]0011B) vịng đếm trở về giá trị 11B,vịng lăp cứ thế tiếp tục. Giá trị của QA, QB được chuyển đến tín hiệu vào (A,B tương ứng) tương ứng của IC 4555B, IC này sẽ chuyển giá trị nhị

phân này ra giá trị thập phân truyền đến mạch cơng suất để điều khiển động cơ bước.

Đề tài sử dụng tất cả là năm (05) động cơ. Để đảm bảo tính chính xác trong tính chất cơ học, động cơ bước (step motor) được sử dụng thay cho động cơ DC trong các phần chính yếu. Trong quá trình thử nghiệm động cơ bước, các chỉ số thu được liệt kê trong bảng sau: