SƠ ĐỒ KHỐI VÀ NGUYÊN LÝ HOẠT ĐỘNG CỦA PLL:

PLL là 1 hệ thống hồi tiếp gồm cĩ 1 bộ so pha thực chất là bộ tách sĩng pha, bộ lọc thơng thấp (LTT) và bộ khuếch đại sai số trên đường truyền tín hiệu thuận và bộ tạo dao động được điều chỉnh bằng điện áp (VCO) trên đường hồi tiếp.

Thực chất, PLL hoạt động theo nguyên tắc vịng điều khiển mà đại lượng vào và ra là tần số và chúng được so sánh với nhau về pha. Vịng điều khiển pha cĩ nhiệm vụ phát hiện và điều chỉnh những sai sĩt về tần số giữa tín hiệu vào và tín hiệu ra, nghĩa là PLL làm cho tần số ra 0 của tín hiệu so sánh theo tần số vào i của tín hiệu vào. Bộ tách sĩng pha sẽ tạo ra 1 điện thế tỷ lệ với sự sai pha giữa tín hiệu vào và tín hiệu ra của VCO. Tín hiệu sai số này Vp(t) qua bộ lọc thơng thấp để loại trừ nhiễu và những thành phần khơng mong muốn, sau đĩ khuếch đại và đưa đến VCO. Tín hiệu điều chỉnh này sẽ làm thay đổi tần số dao động của VCO sao cho tín hiệu tần số của tín hiệu vào và tín hiệu ra giảm dần và tiến tới 0, nghĩa là : 0 = i…

Bộ So pha Lọc thơng thấp VCO Vi(t)=Vi sinit Vp(t) Vd(t) Vo(t)=Vocos(ot+0) Khuếch đại

Để hiểu rõ hơn nguyên lý hoạt động của hệ thống PLL, ta xetù đặc tuyến truyền đạt tần số – điện áp của vịng khĩa pha PLL như sau:

Giả sử ở cửa vào của hệ thống cĩ một tín hiệu hình sin mà tần số của nĩ biến thiên chậm trong phạm vi tồn bộ dải tần, cịn trên trục trong ghi các giá trị tương ứng của điện áp tín hiệu sai số.

Qua đặc tuyến trên, ta nhận thấy rằng, vịng PLL khơng đáp ứng với tín hiệu vào cho tới khi tần số của nĩ đạt giá trị f1 = (f0 - fc) với fc là tần số cắt của bộ lọc thơng thấp. Tần số f1 tương ứng với biên giới của dải bắt. Tại fI = f1, vịng khĩa pha PLL khĩa đầu vào một cách đột ngột gây ra một bước nhảy âm của vịng điện áp sai số. Sau đĩ khi tần số vào fI tăng lên tiếp tục, điện áp khống chế Vd thay đổi theo tần số với một độ dốc bằng sự nghịch đảo của độ lợi VCO và tiến đến giá trị “0” tại fI = f0.

Vịng cịn duy trì đồng bộ đầu vào cho đến khi tần số số đầu vào đến f2, tương ứng với biên trên của dải đồng bộ hay dải giữ. Khi mà fI > f2, vịng PLL vượt ra ngồi dải đồng bộ, tức là PLL hết duy trì sự đồng bộ, điện áp sai số đột ngột trở về giá trị “0” và VCO trở lại “ chạy tự do” ở tần số dao động của nĩ.

Nếu tín hiệu đầu vào cĩ tần số biến thiên chậm theo hướng ngược lại, (xét đặc tuyến b) thì chu trình hoạt động được lặp lại như hình trên (a). Vịng bắt trở lại tín hiệu tại f3 và giữ nĩ cho đến tận f4 với f3 = f0 + fc.

Dải tần số giữa (f1, f3) và giữa (f2,, f4) tương ứng với dải bắt và dải giữ (hay đồng bộ) của hệ thống PLL: Dải bắt 2fb = f3 – f1 Dải giữ 2 fg = f4 – f2 f f Vd(t) f1 f4 f0 f3 2fg fb fg f1 f0 f2 Vd(t) 0 0

Ta nhận thấy rằng dải bắt là dải tần số mà tín hiệu vào ban đầu phải cĩ tần số nằm trong phạm vi của nĩ để PLL cĩ thể thiết lập được chế độ đồng bộ. Cịn khi hệ thống đã ở chế độ đồng bộ thì tần số VCO cĩ khả năng bám theo tần số tín hiệu vào trong một dải tần số tín hiệu vào trong một dải tần số lớn hơn, đĩ là dải giữ hay dải đồng bộ. Như vậy, hệ thống PLL cĩ sự chọn lọc tự nhiên về tần số trung tâm f0 mà tần số chạy của VCO phải bám theo và hệ thống PLL chỉ đáp ứng với những tín hiệu vào cĩ tần số cách tần số trung tâm f0

một khoảng khơng vượt quá fb hay fg (nếu như tình trạng ban đầu của PLL đã ở trong chế độ đồng bộ).

Sự tuyến tính của đặc tuyến truyền đạt tần số – biên độ của hệ thống PLL được xác định duy nhất bởi độ lợi chuyển đổi của VCO. Như vậy, trong nhiều ứng dụng VCO yêu cầu cĩ đặc tuyến truyền đạt điện áp – tần số tuyến tính cao. Dải bắt của PLL phụ thuộc vào dải thơng của bộ lọc (fb = fg), cịn dải giữ phụ thuộc vào biên độ điện áp điều khiển Vd (t) và vào khả năng biến đổi tần số của VCO.