Module giải mã địa chỉ và đệm dữ liệu (Module 1):

V. So sánh và lựa chọn các kỹ thuật giao tiếp:

1. Module giải mã địa chỉ và đệm dữ liệu (Module 1):

Phần lớn trong đề tài đều sử dụng các IC họ 74LSxxx, do đĩ để tránh việc lập lại vấn đề này em xin trình bày một số đặc trưng tiêu biểu của chúng, cịn sơ đồ chân và bảng sự thật của các IC được đề cập đến trong đề tài xin xem ở phần Phụ Lục. Các đặc trưng tiêu biểu:

- Cơng suất tiêu tán : P = 2mW + 0,25mW (với Ctải = 15pF). - Nguồn nuơi : +5 Vdc.

- Logic [0] điện áp ra : 0.2 Vdc - Logic [1] điện áp ra : 3 – 4.5 Vdc. - Khoảng an tồn : 1 Vdc. - Khoảng nhiệt độ làm việc : 0 – 70 độ C - Khoảng nhiệt độ bảo quản : -65 – 150 độ C. - Điện áp cao nhất cho phép : +7 Vdc.

- Điện áp thấp nhất : 0.5 Vdc. - Điện áp cao nhất giữa 2 ngõ vào : +5.5 Vdc.

- Điện áp cao nhất giữa ngõ ra và đất : +5.5 Vdc. - Điện áp thấp I giữa ngõ vào là : -0.8 Vdc.

- Để tránh hiện tượng nhiễu ta dùng một tụ khử ghép : 0.01F – 0.1F nối từ chân Vcc xuống GND và càng đặt gần vi mạch càng tốt (Các tụ khử ghép này sẽ trung hịa các xung đỉnh nhọn của nguồn khi các đầu ra của vi mạch TTL/LS thay đổi trạng thái. Nếu nguồn cung cấp khơng nằm trên bảng mạch thì nối một tụ điện từ 1F đến 10F ở đầu ra của nguồn tại vị trí đưa vào bảng mạch.

- Một đầu ra của TTL cĩ thể điều khiển được 10 đầu vào TTL hoặc 20 đầu vào LS. Một đầu ra LS cĩ thể điều khiển được 10 đầu vào TTL hoặc 20 đầu vào LS. Một đầu ra LS cĩ thể điều khiển 5 đầu vào TTL hoặc 10 đầu vào LS.

- Địa chỉ được chọn để giải mã cho Port là vùng Prototype Card cĩ vùng địa chỉ trong khoảng từ 300H đến 31FH. Ở đây, vì thiết bị chỉ sử dụng cĩ 4 Card chức năng (Chúng chỉ cần khoảng 16 địa chỉ) do đĩ em chọn các địa chỉ cho Card này là : 300H 30FH.

Bảng phân bố địa chỉ : Add.pin … A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 Add (Hex) 300 0 0 1 1 0 0 0 0 0 0 0 0 301 0 0 1 1 0 0 0 0 0 0 0 1 302 0 0 1 1 0 0 0 0 0 0 1 0 303 0 0 1 1 0 0 0 0 0 0 1 1 304 0 0 1 1 0 0 0 0 0 1 0 0 305 0 0 1 1 0 0 0 0 0 1 0 1 306 0 0 1 1 0 0 0 0 0 1 1 0 307 0 0 1 1 0 0 0 0 0 1 1 1 308 0 0 1 1 0 0 0 0 1 0 0 0 309 0 0 1 1 0 0 0 0 1 0 0 1 30A 0 0 1 1 0 0 0 0 1 0 1 0 30B 0 0 1 1 0 0 0 0 1 0 1 1 30C 0 0 1 1 0 0 0 0 1 1 0 0 30D 0 0 1 1 0 0 0 0 1 1 0 1 30E 0 0 1 1 0 0 0 0 1 1 1 0 30F 0 0 1 1 0 0 0 0 1 1 1 1

Từ bảng phân bố địa chỉ trên em nhận thấy rằng: ta chỉ cần 10 đường địa chỉ là cĩ thể giải mã cho Card này, đĩ là các đường sau: A0, A1, A2, A3, A4, A5, A6, A7, A8, A9. Mạch giải mã địa chỉ sử dụng 3 IC 74LS138 để giải mã với vùng địa chỉ được giải mã từ 300H đến 30FH.

IC 74LS138 đầu tiên được dùng để cho phép hai IC 74LS138 cịn lại hoạt động, nĩ sử dụng các địa chỉ : A5  A9 và chân AEN, trong đĩ các chân địa chỉ sẽ chỉ giá trị khơng đổi khi địa chỉ của I/O Port rơi vào vùng đã chọn (300H 

30FH), chân AEN cịn lại dùng làm tín hiệu cho phép cho IC 74LS138 này hoạt động, chân AEN được dùng để cấm giải mã Port khi chu kỳ DMA đang thực hiện (DMA đang thực hiện thì chân AEN sẽ ở mức cao, nếu khơng thì chân này sẽ ở mức thấp), do đĩ chân này sẽ được nối với chân G2B.

Hai IC 74LS138 cịn lại sử dụng chân địa chỉ A3 để chọn một trong hai sẽ hoạt động. Trong 2 IC này thì con đầu sẽ giải mã địa chỉ 300H đến 307H tương ứng với A3 ở mức thấp, IC cịn lại sẽ giải mã địa chỉ từ 308H đến 30FH tương ứng với A3 ở mức cao. Cả hai IC này đều sử dụng các chân A0, A1, A2 để chọn cụ thể từng địa chỉ. Như vậy trong cùng một thời điểm thì chỉ cĩ một con được chọn. C B A G2=G2A+G2B G1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 X X X H H H H H H H H H H X X X H L H H H H H H H H X X X L H H H H H H H H H X X X L L H H H H H H H H 0 0 0 L H L H H H H H H H 0 0 1 L H H L H H H H H H 0 1 0 L H H H L H H H H H 0 1 1 L H H H H L H H H H 1 0 0 L H H H H H L H H H 1 0 1 L H H H H H H L H H 1 1 0 L H H H H H H H L H 1 1 1 L H H H H H H H L L Bảng hoạt động của IC 74LS138

Ghi chú : 0 = L : Tương ứng với mức logic thấp.

1 = H : Tương ứng với mức logic cao.

Ngồi ra, do trong máy tính các tín hiệu Data (D0  D7), các tín hiệu điều khiển (IOR, IOW, OSC, RESET) ... là các tín hiệu nhỏ, cĩ dịng rất nhỏ. Do đĩ để tránh quá tải cho các IC của máy tính và ngăn ngừa một phần sự cố xảy ra từ bên ngồi thì ta sẽ sử dụng các cổng đệm như sau:

+ Bộ đệm Data 2 chiều, sử dụng IC 74LS245.

+ Bộ đệm các tín hiệu điều khiển một chiều, sử dụng IC 74LS244.

+ Ta khơng cần phải qua tầng đệm địa chỉ vì các chân địa chỉ sau khi lấy từ Slot của máy tính sẽ đưa trực tiếp vào 3 IC giải mã 74LS138, các IC này cĩ cơng suất tiêu thụ tương đối nhỏ nên rất khĩ gây ra trường hợp quá tải cho máy tính.

 Tĩm lại, trên đây chúng em đã trình bày về Module 1: “MẠCH ĐỆM VÀ GIẢI MÔ, Module này được thiết kế riêng trên một miếng mạch in và cĩ đặc điểm sau:

- Đầu vào : Gồm các chân sau : (được lấy từ Slot của máy tính) + 8 chân Data (D0 ...D7).

+ 10 chân địa chỉ (A0 .... A9).

+ 5 chân điều khiển : AEN, IOR, IOW, OSC, RESET.

Ngồi ra, trên Card Đệm và Giải mã này cịn cĩ thêm các đường nguồn + 5V và đường Mass. Đường Mass này phải được nối giữa máy tính – Bộ nguồn – Các Card giao tiếp, do đĩ mọi biến động nhiễu của bộ nguồn hay các Card giao tiếp điều cĩ ảnh hưởng đến máy tính và làm máy tính bị treo máy. Để giảm tối thiểu các ảnh hưởng trên thì bộ nguồn và các Card giao tiếp cần phải thiết kế chống nhiễu cho thật tốt (dùng tụ, bố trí các linh kiện …) và đường Mass chung này nên nối với đất. Dưới đây là sơ đồ nguyên lý của card đệm và giải mã: