Protocol nối tiếp bất đồng bộ thực hiện đơn giản và giá thành thắp. Việc truyền nối tiếp bất đồng bộ hay bản tin (messages) gồm các Brush ngắn, phân cách ngẫu nhiên của một số kí tự. Như chúng ta đã biết , từ “ Bất Đồng Bộ “ nĩi lên rằng xung Clock của nơi thu và phát được tạo ra một cách riêng lẻ. Mỗi xung Clock được điều hưởng với cùng tần số danh định tương ứng với tốc độ truyền bít , hoặc baud. Cũng vậy, trên một dường truyền bất đồng bộ thơng tin được gởi đi riêng rẽ và khoảng cách các ký tự là ngẫu nhiên. Mỗi ký tự gồm cĩ các bit mã ký tự ( như mã ASCII ) gọi là ký tự dữ liệu (data character ) cộng với các bit khởi đầu (Start bit) và kết thúc (Stop bit) cùng với khung thời gian của ký tự đĩ để hình thành 1 khung ký tự ( frame ). Khi sử dụng mã ASCII 7 bit , bit thứ 8 đượcgọi là bit parity ( chẵn lẻ ) dùng để kiểm tra lỗi. Giữa các ký tự , đường truyền được giữ ở trạng thái nghỉ (Idle mode). Hình 4.1 cho thấy dạng sĩng điện áp của 1 ký tự trên đường truyền, bit cĩ trọng số thấp nhứt ( LSB ) của dữ liệu thường được gởi trước .
Hình vẽ 4.1 Truyền dữ liệu nối tiếp bất đồng bộ .
Trong hình 4.1 thanh ghi dịch là phần chính của cả máy phát và máy thu . Thanh ghi dịch của máy phát được dùng như một bộ biến đổi song song thành nối tiếp. Khi ngõ vào LOAD ở mức cao HIGH các bit của ký tự dữ liệu được nạp song song vào thanh ghi từ bus dữ liệu của Máy Tính ( DATA IN ) . Khi LOAD chuyển thành LOW, các bit dữ liệu của ký tự dữ liệu được dịch nối tiếp ra đường truyền . Thanh ghi dịch của máy phát tự động thêm vào các bit Start và Stop . Máy thu phát hiện điểm bắt đầu của mỗi khung ký tự bởi sự thay đổi từ 1 sang 0 của bit Start . Khi phát hiện bit Start , mạch điều khiển thu làm cho thanh ghi dịch bắt đầu dịch các bit vào từ đường truyền . Sau khi dịch 11 lần ( 1start + 8 data + 2 stop ) , ký tự dữ liệu thu được cĩ thể đọc ở dạng song song từ thanh ghi dịch ( DATA OUT ) . Như vậy thanh ghi dịch của máy thu thực hiện việc biến đổi từ nối tiếp ra song song .
Khi dùng bit parity , trạng thái logic của bit này phụ thuộc vào ký tự dữ liệu đặc trưng và việc lập protocol là parity chẵn hay lẻ. Bit parity được lập là 0 hay 1, để làm cho tổng số số bít 1 trong B0 - B7 là một số chẵn ( parity chẵn) hoặc là một số lẻ (parity lẻ ) . Chú ý rằng bit parity dự phần vào việc tính tổng số bit 1 là chẵn hay lẻ . Sau đĩ , bằng cách tính tổng số các bit1 trong mỗi ký tự , máy thu cĩ thể phát hiện lỗi khi truyền . Phương pháp phát hiện lỗi này khơng đạt được độ tin cậy 100% vì nếu số bit lỗi là số chẵn máy thu khơng phát hiện được lỗi . Tuy nhiên trong thực tế , các lỗi thường xảy ra là do các tín hiệu xung và ảnh hưởng đến nhiều ký tự của thơng tin do đĩ xác suất các lỗi do kiểm tra bit parity bắt được trong quá trình truyền rất cao .
Sau khi phát hiện bit Start , máy thu dịch các bit dữ liệu 1 cách tuần tự và thời gian dịch được qui định bởi tần số của xung Clock nội bộ ở nơi thu . Vì xung clock nơi thu khơng thể phù hợp chính xác với xung Clock nơi phát , nên sẽ cĩ lỗi thời gian gọi là Skew (độ lệch ) và như thế các bit liên tiếp bị dịch đi . Sự tích lũy độ lệch do xung Clock khơng được quá lớn để cĩ thể gây ra lỗi trong việc phát hiện bit cuối cùng của khung ký tự . Các bit Stop luơn được set ở logic 1 và cĩ thể dùng đễ kiểm tra độ lệch thời gian . Nếu các bit Stop khơng cịn ở mức 1 , máy thu báo rằng lỗi khung ( framing error ) đã xảy ra . Các bit Stop là khoảng bảo vệ tối thiểu giữa các khung ký tự . Việc lập Protocol thường khơng theo một tiêu chuẩn cứng nhắc nào , trong thực tế thường sử dụng các biến đổi như sau :
- Dùng 1 bit stop thay vì là 2 .
- Sử dụng nhiều hơn hoặc ít hơn 7 bit cho 1 ký tự dữ liệu . - Dùng mark parity ( bit parity luơn là 1 ) .
- Dùng space parity ( bit parity luơn là 0 ) . - Cĩ thể khơng dùng bit parity .
Việc thực hiện protocol bất đồng bộ nối tiếp đễ truyền dữ liệu là yêu cầu quan trọng trên hết trong số các nhiệm vụ của hệ thống và phải được lặp lại cho mỗi khung ký tự . Những nhiệm vụ này bao gồm việc thêm vào hoặc loại bỏ các bit Start hoặc Stop , tạo hoặc kiểm tra bit Parity , dịch các bit vào hoặc ra và chuyển từ nối tiếp sang song song hoặc từ song song ra nối tiếp . Những nhiệm vụ chuyển và lặp lại này thường được thực hiện tự động tốt nhứt từ phần cứng ( nghĩa là khơng thực hiện bằng phần mềm của bộ vi xử lý ) . Các chip LSI được dùng cho mục đích này . Chúng là những IC
thu phát bất đồng bộ ( universal asynchronous receiver / transmitter : UART ) hoặc là những IC điều hợp giao tiếp thơng tin bất đồng bộ (asynchronous communication interface adaptor : ACIA ) . Phần kế tiếp sẽ trình bày chi tiết các vi mạch này .