CHẤT LƯỢNG DICH VỤ TRONG MẠNG IP TRÊN WDM
4.3 CÁC GIẢI THUẬT LẬP LỊCH TRONG MẠNG OBS
4.3.1 Mạng WDM chuyển mạch chùm quang và sự lập lịch
Trong phần này chúng ta sẽ nói về nguyên lý và mục đích của thuật toán lập lịch trong mạng WDM chuyển mạch chùm quang.
Mạng WDM chuyển mạch chùm quang là mạng truyền dẫn bao gồm các bộ định tuyến biờn (edge router) và cỏc bộ định tuyến lừi (core router). Bộ định tuyến biờn nằm ở biên của mạng, nó có thể đóng vai trò như là một bộ định tuyến biên đầu vào và bộ định tuyến biên đầu ra. Một bộ định tuyến biên đầu vào bao gồm một tập hợp các kờnh, mỗi kờnh sử dụng một bước súng khỏc nhau. Bộ định tuyến lừi là một nỳt trung gian trên tuyến truyền giữa hai bộ định tuyến biên. Nó bao gồm một tập các liên kết quang đầu vào và một tập các liên kết quang đầu ra. Trong mỗi liên kết quang đầu vào/ra đều chứa nhiều kênh và mỗi kênh sử dụng một bước sóng riêng rẽ. Các kênh trong một liên kết quang được chia làm hai nhóm: nhóm kênh dữ liệu (DC-Data Channel) và nhóm kênh điều khiển (CC-Control Channel). Kênh dữ liệu được sử dụng để mang các chùm quang dữ liệu(DB-Data Burst) còn kênh điều khiển mang các gói tin tiêu đề chùm quang (BHP-Burst Header Packets) và các gói tin điều khiển khác.
Như đã đề cập đến trong phần trước, các gói tin IP đến từ đầu vào của một bộ định tuyến biên lối vào được tập hợp lại thành các chùm dựa theo địa chỉ bộ định tuyến biên lối ra và các thông tin khác. Mỗi chùm quang mang dữ liệu được truyền đi trong miền quang trong suốt. Chú ý rằng sự truyền dẫn của các DB và BHP là riêng rẽ với nhau. Mỗi BHP đều chứa các thông tin định tuyến, dạng lớp, thời gian offset và độ dài của chùm quang dữ liệu tương ứng; BHP được gửi đi trước DB bằng cách thêm vào một lượng thời gian offset nhất định. Tại mỗi bộ định tuyến lừi trờn tuyến truyền hướng đến bộ định tuyến biên lối ra đích, mỗi BHP được xử lý bằng điện tử để cấu hình bộ chuyển mạch quang sao cho các DB được truyền theo tuyến mà không cần phải qua xử lý chuyển đổi điện-quang và quang-điện. Trong khi giá trị ban đầu được thiết lập bởi bộ định tuyến biên đầu vào thì giá trị offset có thể thay đổi trên từng hop.
Chùm quang dữ liệu nhận được tại bộ định tuyến biên lối ra (đích) được tách thành các gúi tin. Hỡnh 4.2 mụ tả cấu trỳc của một bộ định tuyến lừi OBS tiờu biểu. BHP và DB của một chùm quang đi qua các tuyến sử dụng các kênh khác nhau trong bộ định tuyến . BHP được xử lý bởi một đơn vị điều khiển chuyển mạch (SCU) quang hoặc điện tử.
Chức năng chính của một SCU bao gồm xử lý BHP, tìm kiếm trên bảng định tuyến để xác định kết nối đầu ra cho các DB, lập lịch cho DB tại kênh đầu ra, thiết lập ma trận chuyển mạch kênh để cung cấp các đường dẫn từ đầu vào đến đầu ra cho các DB, quản lý các bộ đệm FDL giới hạn nhằm tránh xảy ra xung đột, chuyển mạch các BHP đến các kênh điều khiển và cuối cùng là tái tạo các BHP.[24]
Hỡnh 4.2 Kiến trỳc nỳt lừi (core node) trong mạng OBS [24]
Lập lịch kênh dữ liệu là một trong những chức năng quan trọng nhất của SCU. Ngoại trừ các trường hợp đặc biệt thì các giả thiết sau được áp dụng cho lập lịch kênh dữ liệu trong một bộ định tuyến lừi:
- Mỗi liên kết đều có k kênh ch1, ch2,.., chk và một kênh điều khiển. Giả thiết này nhằm đơn giản hóa sự trình bày của chúng ta. Tuy nhiên, trong thực tế thì mỗi liên kết có thể có số lượng kênh khác nhau.
- Mỗi liên kết đầu ra đều được trang bị một bộ lập lịch chịu trách nhiệm lập lịch cho các DB được chuyển đến liên kết này.
- Các BHP được lập lịch theo thứ tự chúng nhận được tại bộ lập lịch của liên kết đó. Để đơn giản hóa, chúng ta giả sử nó tuân theo thứ tự tuyến tính.
- BHPi bao gồm:
o trường offset di định rừ khoảng thời gian giữa thời điểm truyền BHPi và DBi.
o trường độ dài lengthi định rừ độ dài của DBi. Giả sử rằng lengthi được xác định theo đơn vị thời gian.
-
Hình 4.3 Mối quan hệ giữa thời gian đến của BHPi và DBi[24]
- Mỗi DBi được làm trễ bằng cách cho đi vào các đường trễ quang FDL trong một khoảng thời gian cố định D trước khi đi vào ma trận chuyển mạch. Khoảng thời gian trễ này cần thiết để bù cho thời gian các BHP được xử lý và chuyển mạch DB.
- Các FDL khép kín hỗ trợ một tập SL và q khoảng thời gian trễ FDL khả dụng.
SL={L1,L2,…,Lq} để bộ lập lịch có thể lựa chọn cho các DB trước khi đi qua ma trận chuyển mạch.
Như mô tả trong hình 4.3, tins(BHPi) biểu thị thời điểm tại đó slot đầu tiên của BHPi nhận được, và tins(DBi) và tine(DBi) biểu thị thời gian nhận của slot đầu tiên và cuối cùng của DBi.
Ta có thể thấy
(DBi) = ((BHPi) + di và ((DBi)= ((DBi) + length(DBi)
Hơn nữa, cho ((DBi) và ((DBi) là thời gian truyền của slot đầu tiên và cuối cùng của DBi qua một kênh đầu ra. Do vậy,
(DBi)= (BHPi)+ di + D + Lri và (DBi)= (DBi) + length(DBi) + D + Lri
Trong đó Lri là thời gian trễ đầu ra được chọn từ tập SL = SL ∪ {L0}, với L0 = 0. Ta sử dụng [ (DBi), (DBi)] để chỉ khoảng thời gian truyền dẫn của DBi tại một nút.
Xung đột xảy ra giữa DBi và DBj nếu như chúng cùng được truyền trên một kênh đầu ra và [ (DBi), (DBi)]∩[ (DBj), (DBj)] ≠0.
Dựa vào (BHPi), di,và length(DBi) với i = 1,2,3… , trên cùng một đường liên kết, mục đích của lập lịch kênh là gán mỗi DB cho một kênh đầu ra Chu, với 1 ≤ u ≤ k, và lựa chọn một khoảng thời gian trễ Lri từ SL cho DBi sao cho DBi và DBj (i≠j)sẽ không bị xung đột với nhau. Kỹ thuật gán kênh này được gọi là lập lịch không xung đột (conflict-free schedule). Khoảng thời gian lập lịch (thời gian đưa ra quyết định) cho mỗi cặp (BHPi, DBi) không được vượt quá thời gian ngưỡng cho phép. Do các giới hạn thời gian thực, sự hạn chế hiểu biết về các chùm quang trong tương lai, và sự cân bằng giữa các yếu tố giá thành/hiệu quả mà có thể không phải lúc nào cũng tìm được một phương thức lập lịch không xung đột cho tất cả các DB. Do đó chúng ta đi theo một hướng khác: tìm một kỹ thuật lập lịch không xung đột cho tập lớn nhất các DB trong khoảng thời gian nhỏ nhất. Các DB mà không được lập lịch thành công được coi như là bị chặn.