VI ĐIỀU KHIỂN PIC 18F4550
5.8 Sự khác Biệt Về Chân
Chân dung sai 5 Volt
Dù các thiết bị PIC18FXXJ Flash có VDD tối đa 3.6V nhưng các chân vào/ra với tính năng số chỉ chịu được tối đa 5V. Các chân được ghép kênh với đặc tính tương tự có dung sai không phải là 5V và không giới hạn, gồm:
Bất cứ chân nào là đầu vào tương tự (AN0, AN1 …) Bất cứ chân nguồn xung nào (OSC1, OSC2, T1OSC) Bất cứ chân đầu vào so sánh nào
Chú ý rằng các chân có dung sai 5V là đầu vào chỉ nhận VDD là đầu ra. Với các ứng dụng đòi hỏi đầu ra 5V trên các thiết bị cắm ngoài thì chân cổng 5V có thể tự tạo bằng cách:
Thêm điện trở kéo ghép ngoài;
hạ xuống mức đất.
Khi dùng một điện trở kéo trên chân cổng, khả năng kết nối giữa hai thiết bị cần được xem xét để quyết định tỷ lệ tăng/giảm của tín hiệu trên chân cổng và giá trị chính xác của điện trở cho ứng dụng. Ta có Phương trình 1 sau:
Phương trình 1:
Thời gian tăng/giảm = t ln(PVDD/(PVDD - TVIH)) trong đó:
t = RCt, TVIH = điện thế đầu vào mức cao của thiết bị nhận và PVDD là điện thế mà điện trở kéo lên.
Ví dụ, như trình bày ở mạch trong Hình 7, PVDD là điện thế mà điện trở kéo lên. Nếu R = 1kOhm, Ct = 10 pF và PVDD = 5V thì thời gian từ khi thiết bị PIC18FXXJ Flash mở đường (cho phép điện trở kéo đường lên mức cao) đến khi thiết bị A phát hiện ra thay đổi như Phương trình 2:
Phương trình 2:
tln(PVDD/(PVDD - TVIH)) = (1K)(10 pF)ln(5V/5V*(.8*5V)) = 16 ns
Hình 21: Nối thiết bị với một điện trở kéo đẩy
Khi thiết bị PIC18FXXJ Flash có đường nối đất thì giá trị R được dùng để tính toán t là điện trở chuỗi của phần đầu ra cộng thêm trở kháng đường. Thời gian tính thêm
do đường thường được lược đi khi so sánh với thời gian giảm xuống của đầu ra cổng (Tiof). Xem phần đặc tính AC trong data sheet về thiết bị để biết giá trị của Tiof.