Hình 2.1: Phân cấp xử lý.
CP (Central Processor: Khối xử lý trung tâm):
Là cấp xử lý cao nhất, thực hiện những nhiệm vụ phức tạp, chủ yếu là phân tích và quản lý. Tổng đài AXE 810 sử dụng bộ điều khiển APZ 212 33C với tính năng rất mạnh là đầu não của tổng đài.
Bộ xử lý trung tâm CP được ghép đôi, một làm việc ở chế độ Active và một làm việc ở chế độ Standby, khi một trong hai CP bị sự cố lỗi xảy ra thì CP còn lại vẫn đảm bảo công việc mà không làm ảnh hưởng đến khả năng xử lý lưu thoại của hệ thống.
RP (Regional Processor: Khối xử lý vùng):
Thực hiện các nhiệm vụ định tuyến đơn giản. CP và các RP thông tin với nhau qua bus RP (RPB), mỗi RPB có thể có 32 RPs kết nối đến nó.Các RP điều khiển phần cứng chuyển mạch (EM).
EM (Extension Modules: các module mở rộng):
EM-0 EM-1 EM-15
RP RP EMB RPB CP-A CP-B MAU Extension Modules Regional Processors Central Processor with Maintenance Unit (MAU)
EM ở dưới dạng các khung chứa các board mạch in (PCB: Printed Circuit Boards), và nó được kết nối đến RP qua một bus EM (EMB: Extension Module Bus).Phần cứng bộ điều khiển thiết bị là (DP: Device processor)
Sau đây ta sẽ tìm hiểu cấu trúc phần cứng cụ thể các khối trên.
2.1.2.Khối xử lý trung tâm CPS
Khối xử lý trung tâm CPS của tổng đài AXE 810 sử dụng bộ điều khiển APZ 212 33C. Bộ xử lý trung tâm APZ có tốc độ cao phù hợp cho nhiều ứng dụng cả hai mạng cố định và di động. So sánh với APZ 212 30 thì khả năng xử lý tăng từ 1.7 đến 2 lần, phần cứng tối ưu hơn, tần số tăng đến 160 MHz.
Hình 2.2: Cấu trúc của APZ 212 33 C.
Hệ thống xử lý có hai mặt gọi là Side A (CP-A) và Side B (CP-B), xử lý dữ liệu ở chế độ đồng bộ song song (song công và dự phòng nóng). Tùy theo trạng thái hoạt động của hệ thống mà một trong hai mặt ở chế độ executive, mặt kia là active stand- by.
Đơn vị xử lý trung tâm (CPU) trong mỗi mặt được đưa ra hai đơn vị xử lý: Đơn vị xử lý tín hiệu (SPU) và đơn vị xử lý chỉ dẫn(IPU).
2.1.2.1.SPU (Signal Processor Unit):
Xử lý các công việc được định trước và xử lý ưu tiên, ngoài ra còn định thời gian và điều khiển RPH. SPU đáp ứng tất cả các công việc được xử lý trong CPU. SPU xử lý và chuyển thông tin điều khiển đến các RP đồng thời xếp hàng, xử lý các yêu cầu từ RP theo thứ tự ưu tiên. Công việc trao đổi thông tin giữa SPU-IPU được ưu tiên hàng đầu, bao gồm các công việc liên quan đến báo hiệu, quản lý ngắt quãng. Công việc giữa SPU-RPH ưu tiên thứ cấp, các công việc liên quan đến báo hiệu, các chỉ thị ngõ vào có thể lưu trong bộ nhớ tạm.
2.1.2.2.IPU (Instruction Processor Unit):
Thực thi các chương trình. IPU trong APZ 212 33C cùng nguyên lý và cấu trúc như APZ 212 30, chỉ có tốc hoạt động của CPU là được nâng cấp lên 1.7 lần so với APZ 212 30 (tốc độ CPU trong APZ 212 33C là 160 MHz). IPU nhận những công việc mới từ SPU, nếu SPU xác định là việc này có mức ưu tiên cao hơn công việc đang thực hiện trong IPU thì ngay lập tức, IPU tạm dừng công việc hiện tại và thực hiện công việc có mức ưu tiên cao hơn đó. IPU có 4 khối chức năng chính là:
· Instruction Processor Circuit (IPC): khối thực thi các lệnh, đây là chức năng mới của IPU, mục đích là điều khiển xếp hàng các lệnh nếu tại một thời điểm các chỉ thị lệnh không thực hiện cùng lúc được.
· Update and Match Circuit (UBC): khối so sánh cập nhật. UBC thực hiện
chức năng so sánh và cập nhật giữa IPU trong CPU-A và IPU trong CPU-B.
· Program and Reference Store (PRS): bộ nhớ tham chiếu, bộ nhớ chương
trình.Có hai phấn:
Ø PS (Program Store): Lưu trữ tất cả các chương trình của hệ thống.
Ø RS (Reference Store): Lưu trữ tất cả các đặc tính của các khối chương
trình, ngoài ra còn lưu trữ một vài dữ liệu tổng quan về hệ thống.
Về mặt vật lý, cả RS và PS được lưu trữ riêng biệt tại hai bộ nhớ DRAM khác nhau, PS có dung lượng 96 MW16, RS có dung lượng 32 MW16. Ngoài ra PRS còn được bổ sung thêm bộ nhớ SRAM 8 MW16, các khối PS đã được thực hiện thì được lưu trữ trong bộ nhớ này bằng việc sao chép một cách tuần tự theo khoảng thời gian đã được định trước bởi hệ thống.
· Data store (DS): bộ nhớ dữ liệu. Được định nghĩa một vùng nhớ cố định (Data
Store Cache Memory, DSCM, (SSRAM, 8 MW16)) trong IPU với hai loại bộ nhớ: Ø SRAM (Static Random Access Memory): Tốc độ truy xuất theo thực tế. (adsbygoogle = window.adsbygoogle || []).push({});
Ø DRAM (Dynamic Random Access Memory):Tốc độ truy xuất theo chuẩn.
2.1.2.3.Bộ phận điều khiển Bus xử lý vùng (RPH):
Điều khiển sự trao đổi thông tin giữa hệ thống xử lý trung tâm (CPS) và hệ thống xử lý vùng (RPS). Chức năng chính của RPH là nhận các tín hiệu RP từ CPU (SPU), định dạng lại và truyền tín hiệu này đến các RP được chỉ định trước theo giao thức bus RP. Ngược lại RPH cũng thực hiện quét kiểm tra và tập hợp các tín hiệu yêu cầu từ các RP để chuyển về CPU (SPU).
RPH đáp ứng được cả 2 loại bus RP (nối tiếp và song song). Tại một thời điểm, RPH cũng có thể cho phép kết nối 2 loại RP bus trên đến CP. Tối đa 1024 RPs được kết nối đến CP thông qua sự điều khiển của RP bus.
RPBI-S R P BH RPB-S RPBI-P R PBH RPB-P R PBH RPBI-P R P BH RPB-P R PBH RPIO RPHI RP handler Signal processor Serial ring bus
RPHB SPU RPH RPBI-S R P BH RPB-S RPBI-S R P BH RPBI-S R P BH R P BH R P BH RPB-S RPBI-P R PBH RPB-P R PBH RPBI-P R PBH R PBH RPB-P R PBH R PBH RPBI-P R P BH RPB-P R PBH RPBI-P R P BH R P BH RPB-P R PBH R PBH RPIO RPIO RPHI RPHI RP handler Signal processor Serial ring bus
RPHB
SPU RPH
Hình 2.3: Bus nối tiếp RPH.
Hai mặt của CP cùng được kết nối đến hai RPH (RPH cũng hoạt động ở chế độ dự phòng nóng), trong trường hợp bình thường thì CP hoạt động luôn kết nối đến cả 2 RPH, khi có sự cố xảy ra trên một mặt nào đó của RPH thì mặt còn lại lập tức gánh vác công việc mà không làm ảnh hưởng gì đến hoạt động của CP.
Hình 2.4: Sơ đồ kết nối giữa RPH và CPU.
SPU IPU IPU SPU
MEM U P B B U P B B R P H M I R P H M I MEM RPH RPH
SPU IPU IPU SPU
MEM U P B B U P B B R P H M I R P H M I MEM RPH RPH
2.1.2.4.Đơn vị bảo dưỡng (MAU):
Giám sát sự hoạt động của hai mặt CP, so sánh dữ liệu của hai mặt và quyết định mặt nào ở trạng thái Executive.Khi có một mặt bị lỗi nó sẽ tự động chuyển trạng thái hoạt động chính sang mặt kia. MAU giao tiếp đến CPT (Central Processor Test) ở IOG 20C, ngoài ra MAU còn giám sát quạt làm mát cho phần cứng CP.
2.1.2.5.MAI (Maintenance Unit Interface):
MAI trong APZ 212 33C cũng tương tự như trong APZ 212 30, mục đích nhằm để thiết lập giao tiếp bảo dưỡng giữa hai mặt của CP và được sự điều khiển bởi MAU như: điều khiển phân phối đồng bộ, khởi động nguồn, trạng thái làm việc và trạng thái lỗi của báo hiệu. MAI nằm trong card POWC.
2.1.2.6.Khối nguồn (POWC):
Điều khiển quạt, lấy nguồn DC -48V phân phối đến các bộ phận trong CP, điều khiển bản hiển thị CDU (CP control and Display Unit ).Các chức năng chính:
·Ghi nhận và báo lỗi đến MAU.
·Tạo Clock và những chức năng chuyển mạch clock. ·Sự giám sát chương trình và những chức năng reset. ·Tạo nguyên lý cho việc gửi tín hiệu giữa MAU và SPU. ·Tạo nguyên lý cho sự điều khiển ngắt từ CPT đến MAU.
·Tạo nguyên lý cho hỗ trợ việc truy cập bộ nhớ trực tiếp trong MAU. ·Giám sát trạng thái hoạt động của quạt và nguồn.
2.1.2.7.CP BUS.
SPU được kết nối đến RPH qua bus nối tiếp RPH.
SPU và IPU trong mặt A được kết nối SPU và IPU mặt B qua các đường mạch in board lưng gọi là bus UMB (Updating and Matching Bus).
SPU và IPU cũng được kết nối đến card MAU (Maintenance Unit) qua đường CTB (Central Processor Test Bus), CTB sẽ nối kết hai mặt CP đến hệ thống CPT đơn vị xử lý trung tâm trong IOG và AMB (Automatic Maintenance Bus), AMB truyền tín hiệu báo hiệu lỗi giữa MAU và hai mặt CP.
2.1.2.8.CP-RP Comunication (RBB-S)
Mỗi RPB có thể nối kết đến 32 RP, ở cấu hình này ta có 3 card RPB, mỗi card có 30 Bus như vậy sẽ nối kết được 960 RP. (adsbygoogle = window.adsbygoogle || []).push({});
Tín hiệu từ CP gửi đến RP trong trạng thái hoạt động bình thường sẽ gửi trên một Bus, dĩ nhiên Bus này cũng được nối đến CP SB-WO.
Có 3 vị trí card RPBI-S, mỗi card kết nối với 10 bus nhánh serial RP.
2.1.2.9.Nguyên lý hoạt động của bộ xử lý trung tâm CPU
Bộ xử lý trung tâm CP được thiết kế theo kiểu kép, gồm hai mặt A&B. Khi hoạt động ở trạng thái bình thường, CP-A ở trạng thái điều khiển và CP-B ở trạng thái làm việc dự phòng. CP dự phòng làm việc hoàn toàn giống CP điều khiển nhưng chỉ khác là tín hiệu điều khiển không được nhận bởi các bộ xử lý phân bố RP. Dữ liệu của hai mặt CP luôn được so sánh với nhau để phát hiện lỗi kịp thời. Khi có bất kì lỗi nào xảy ra quá trình chẩn đoán lỗi và khôi phục hệ thống sẽ tự động diễn ra dưới sự điều phối của khối bảo dưỡng hệ thống MAU.
Hình 2.5: Nguyên lý phát hiện và sửa lỗi hệ thống.
Ngoài trạng thái trên chú ý rằng một mặt luôn luôn ở trạng thái Excutive mặt kia có trạng thái Standby như sau:
· Standby Halted (SB-HA): Nếu hệ thống phát hiện 1 lỗi xảy ra liên tục trong CP hoặc số lỗi tạm thời thường xuyên vượt qua ngưỡng thì mặt CP đó bị Halt (bị treo). · Standby Updating (SB-UP): Khi một mặt CP bị Halted (SB-HA) hoặc không giao tiếp với mặt CP kia thì dữ liệu ở hai mặt khác nhau. Để khôi phục hệ thống cùng làm việc song công thì trước tiên CP bị Halted hoặc Separated phải được Updated với dữ liệu đúng, tức là dữ liệu ở mặt CP (EX) sẽ truyền qua mặt SB-UP.Nếu update thành công, nghĩa là không có lỗi phần cứng ở bên standby thì nó chuyển sang trạng thái SB- WO.
·Standby Separated (SB-SE): Một số trường hợp cần thiết (nâng cấp hoặc thay đổi phần mềm) phải tách một mặt CP ra độc lập (SB-SE), CP này chạy nhưng không giao tiếp với các RP.
Trạng thái hoạt động của CP có thể được thay đổi bằng lệnh đánh vào và sẽ được đề cập ở phần sau.