Cấu trúc kênh vật lý riêng được trình bày trên hình 3.12. Trong mô hình này mỗi cặp hai bit thể hiện một cặp I/Q (một ký hiệu) của điều chế QPSK. Từ hình vẽ ta thấy, cấu trúc khung bao gồm một chuỗi các khung vô tuyến, mỗi khung bao gồm 15 khe (dài 10 ms, chứa 38400 chip) và mỗi khe chứa 2560 chip (dài 0,667 ms) bằng một chu kỳ điều khiển công suất (tần số điều khiển công suất là 1500 lần trong một giây).
Hình 3.12. Cấu trúc kênh vật lý riêng cho đường lên và đường xuống
Cấu trúc kênh vật lý riêng đường lên cho một khe (một chu kỳ điều khiển công suất) được cho trên hình 3.12. Thông tin riêng lớp cao hơn bao gồm số liệu người sử dụng và báo hiệu được mang bởi DPDCH đường lên và thông tin điều khiển tạo ra bởi lớp 1 được mang bởi DPCCH. DPCCH bao gồm các ký hiệu hoa tiêu quy định trước (được sử dụng để ước tính kênh và tách sóng nhất quán), các lệnh điều khiển công suất (TPC: Transmit Power Control), thông tin phản hồi (FBI: Feedback Information) cho phân tập phát vòng kín và kỹ thuật phân tập chọn trạm (SSDT: Site Selection Diversity Technique), TFCI (tùy chọn). Có thể không có, một hay một số (nhiều nhất là 6) kênh DPDCH trên một liên kết vô tuyến, nhưng chỉ có một DPCCH cho liên kết này. DPDCH (hoặc các DPDCH) và DPCCH được ghép chung theo mã I/Q với ngẫu nhiên hóa phức.
Cấu trúc kênh vật lý riêng đường xuống được mô tả trên hình 3.12.Trên đường xuống kênh riêng (DPCH) đường xuống bao gồm DPDCH đường xuống và DPCCH đường xuống ghép theo thời gian với ngẫu nhiên hóa phức. Số liệu riêng được tạo ra tại các mức cao hơn trên DPDCH được ghép theo thời gian với các bit hoa tiêu, các lệnh TPC và các bit TFCI (tùy chọn) được tạo ra tại lớp vật lý.
TFCI có thể có hoặc không có, nếu không có các bit TFCI, DTX (phát không liên tục) được sử dụng trong trường tương ứng.