- Sơ đồ khối module thu thập dữ liệu cấu hỡnh
a.Thiết kế Module lọc α-β PC/104 cú khả năng tỏi cấu hỡnh
Module được thiết kế giao diện với hệ thống bus ISA của hệ PC/104. Module FILTER được thiết kế cho 4 cấu hỡnh khỏc nhau nhưng chỳng đều cú chung cấu trỳc phần cứng. Mỗi cấu hỡnh chỉ khỏc nhau về thiết lập cấu hỡnh và chương trỡnh trỡnh điều khiển cho vi mạch điều khiển PSoC CY8C27643 và chức năng, địa chỉ của cỏc thanh ghi được xõy dựng trờn chip EPF10KALC-84. Thành phần chức năng và cấu trỳc phần cứng của module FILTER bao gồm :
- Khối giải mó địa chỉ. - Khối cỏc thanh ghi đọc. - Khối cỏc thanh ghi viết. - Khối đệm dữ liệu vào/ra. - Khối lựa chọn chương trỡnh. - Khối biến đổi số liệu. - Khối thực hiện thuật lọc α-β.
Sơ đồ cấu trỳc phần cứng của module Filter được mụ tả như trờn hỡnh sau:
Khối giải mó địa chỉ (Address Decode)
Khối giải mó địa chỉ cú chức năng thực hiện việc thiết lập địa chỉ cơ sở
cho module và giải mó địa chỉ cỏc thanh ghi đọc và thanh ghi viết sử dụng trong cỏc chương trỡnh lọc số liệu khỏc nhau. Thành phần chức năng của khối giải mó
địa chỉ bao gồm khối giải mó địa chỉ cơ sở và khối giải mó địa chỉ cỏc thanh ghi
đọc/viết. Khối giải mó địa chỉ cơ sở bao gồm bộ thiết lập địa chỉ cơ sở cho module trờn switch DIP8 SW1 và vi mạch giải mó địa chỉ 74LS682. Khối giải mó cỏc thanh ghi đọc/viết được thiết kế trong vi mạch EPF10K10LC84-3.
Khối cỏc thanh ghi đọc/viết
Hệ thống cỏc thanh ghi được xõy dựng trờn chip EPF10K10LC84-3 cú chức năng như cỏc bộ đệm và chốt dữ liệu vào/ra. Cỏc thanh ghi đọc thực hiện
đệm dữ liệu đầu vào hoặc cỏc tớn hiệu trạng thỏi. Cỏc thanh ghi viết thực hiện chức năng chốt dữ liệu ra hoặc cỏc tớn hiệu điều khiển quỏ trỡnh hoạt động của module. Tuỳ theo mỗi chương trỡnh, hệ thống cỏc thanh ghi sẽ được sử dụng hoạt động theo cỏc nguyờn lý khỏc nhau. Mỗi thanh ghi được đọc hoặc viết thiết kế với độ rộng 8 bit. 50-pin connector 50-pin connectors Address bus
Data bus RD WR Address bus Data
PC/104 BUS
FPGA
EPF10K10LC84-3 CY8C27643 PSoC
BUFFER Decode Select Config