3. DẠNG VẬT Lí CỦA CÁC TRẠM ĐIỀU KHIỂN CHÍN H:
3.1 Bảng ACUTR : (Bộ xử lý).
3.1.1 Vai trũ :
Trong hệ thống OCB 283, bảng mạch ACUTR được tổ chức trờn cơ sở 1 bộ vi xử lý 68020 (ACUTR3) hoặc 68030 ( ACUTR4) tạo thành 1 đơn vị xử lý cho cỏc trạm đa xử lý mà trạm này cũng được gọi là 1 Đơn vị xử lý chớnh (PUP)
hoặc 1 đơn vị xử lý thứ cấp (PUS).
3.1.2 Vị trớ :
ACUTR được gia nhập với :
- Bus trạm điều khiển, (bắt buộc), - 1 bus cục bộ (trong trường hợp PUP).
1 trạm điều khiển cú thể gồm 1 hay nhiều hơn 1 bảng mạch ACUTR được nối tới Bus trạm đa xử lý.
Hỡnh 22:BUS trạm đa xử lý.
Cỏch đấu nối của 1 ACUTR cho phộp trao đổi số liệu với cỏc bảng đi kốm (Slave) 32 bớt (ACMCQ, ACMCS) hoặc 16 bớt.
Đấu nối tới Bus trạm đa xử lý BSM xảy ra ở chế độ 16 bit ( địa chỉ của nú nhỏ hơn 16 Mbyte) hoặc ở chế độ 32 bớt ( địa chỉ của nú lớn hơn 16 Mbyte). Chế độ 32 bit cho phộp bộ xử lý 68020 được hoạt động hết khả năng (32 bớt địa chỉ và 32 bớt dữ liệu). Chế độ này được sử dụng một cỏch tự động khi địa chỉ được phỏt đi bởi bộ vi xử lý vượt quỏ 16 Mbyte.
3.1.3 Tổ chức tổng quỏt của bảng : 1 bộ xử lý 32 bớt : ACMCS ACUTR3 (ACUTR4) Bộ xử lý khỏc Bus nội bộ BL Bus trạm đa xử lý BSM
- Bộ xử lý 68020 của Motorola hoạt động ở 15,6 Mhz (ACUTR3), - Bộ xử lý 68030 của Motorola hoạt động tại 40 Mhz (ACUTR4). Bộ xử lý 68020 cú thể thõm nhập vào:
- 1 bộ nhớ EPROM 128 Kbyte (Bộ nhớ chỉ đọc cú thể xoỏ và lập trỡnh)
- 1 bộ nhớ DRAM ( Bộ nhớ truy nhập tự do) 4Mbyte đối với ACUTR3 hoặc 16 Mbyte đối với ACUTR4),
- Cỏc thanh ghi (vị trớ nhớ cú độ dài 1 đến 2 từ dành cho cỏc mục đớch đặc biệt như lưu địa chỉ hoặc số liệu cần xử lý).
- 1giao tiếp bus nội bộ,
- 1 giao tiếp bus trạm đa xử lý được cấp bởi dóy cổng BSM, - 1 vựng đấu nối được xắp xếp trong dóy cổng BSM.