THIẾT KẾ BỘ TỔ HỢP TẦN SỐ TRỰC TIẾP DDS TRONG VÔ TUYẾN CẤU HÌNH MỀM
4.1.GIỚI THIỆU MỘT SỐ LINH KIỆN 1 ATmega
4.1.1. ATmega16
Chức năng các chân
Hình 1: Sơ đồ chân của Atmega 16. VCC: Chân cấp dương nguồn +5V
GND: Chân đất
PA7…PA0: Các chân cổng A, đầu vào tương tự tới bộ chuyển đổi ADC
Cổng A cũng được dùng như 8bit vào ra 2 chiều nếu bộ chuyển đổi ADC không sử dụng.
PB7…PB0: Các chân cổng B, là các cổng vào ra 2 chiều với bên trong thanh ghi kéo lên (lựa chọn cho mỗi bit).
PC7…PC0: Các chân cổng C PD7…PD0: Các chân cổng D
R ESET: Reset đầu vào. Một mức thấp trên chân này dài hơn độ dài xung lớn nhất sẽ phát ra một reset, thậm chí nếu đồng hồ không chạy.
XTAL1: Đầu vào bộ khuếch đại dao động đảo và đầu vào tới bên trong mạch hoạt động đồng hồ.
XTAL2: Đầu ra từ bộ khuếch đại dao động đảo.
AVCC: AVCC là chân cung cấp nguồn cho cổng A và bộ chuyển đổi ADC.
AREF: AREF là chân tham chiếu tương tự cho bộ chuyển đổi ADC.
4.1.2. AD9859
a. Đặc tính kỹ thuật
AD9859 là một sản phẩm DDS 400MSPS mà bao gồm một DAC 10 bit tích hợp. Thiết bị này có khả năng tạo ra các hình sin 160 MHz . Có một cổng vào ra nối tiếp 25 Mbit/s cho hoạt động đọc/ghi. DDS hoạt động với một từ mã tần số 32bit và có một từ dịch pha 32 bit. Thiết bị bao gồm các đầu vào và ra cho phép thiết kế đồng bộ thiết bị tới gốc bên ngoài, hoặc các thiết bị đồng bộ khác tới AD9859.
b. Chức năng các chân
Chân 1 (I): Chân này phải được cài đặt và ở xung quanh tín hiệu đầu ra SYNC_CLK.
Chân 2,34 (I): Nguồn số 1.8V
Chân 3,33,42,47,48 (I): Chân đất (số)
Chân 4,6,13,16,18,19,25,27,28 (I): Nguồn tương tự 1.8V Chân 5,7,14,15,17,22,26,28,30,31,32 (I): Chân đất (tương tự) Chân 8 (I): Tín hiệu Clock bù
Chân 9 (I): Đầu vào Clock/Oscillator chuẩn Chân 10 (O): Đầu ra của phần Oscillator
Chân 11 (I): Điều khiển chân cho phần Oscillator. Khi ở mức cao, phần oscilltor cho phép. Khi thấp, phần Oscillator là phần rẽ.
Chân 12 (I): Chân này là chân kết nối của bộ lọc vòng lặp PLL
Chân 20 (O): Đầu ra DAC bổ sung, của một điện trở cho AVDD, không phải AGND.
Chân 21 (O): Đầu ra DAC, cho AVDD Chân 23 (I): Chân tách ra tuyến dốc DAC
Chân 24 (I): Một điện trở (3.92K) kết nối từ AGND tới thành lập DAC_RSET dòng cho DAC.
Chân 35 (I): Sử dụng chân đầu vào như một điều khiển nguồn ngắt ngoài.
Chân 36 (I): Chân RESET phần cứng hoạt động mức cao, khiến cho AD trở lại như trạng thái ban đầu.
Chân 37 (I): RESET cao hoạt động không đồng bộ của điều khiển chân nối tiếp. Khi cao, hoạt động dòng I/O giới hạn ngay lập tức, cho phép hoạt động I/O khác IOSYNC.
Chân 38 (O): Khi hoạt động cổng I/O như cổng nối tiếp 3 dây, chân này đáp ứng như đầu ra dữ liệu. Khi hoạt động như một cổng I/O 2 dây, chân này không dùng đến. (adsbygoogle = window.adsbygoogle || []).push({});
Chân 39 (I): Chức năng chân này như một sự lựa chọn chíp thấp mà cho phép đa thiết bị chia sẻ bus I/O.
Chân 40 (I): Chức năng chân này như một đồng hồ dữ liệu nối tiếp I/O.
Chân 41 (I/O): Khi hoạt động cổng I/O như một cổng nối tiếp 3 dây, chân này phục vụ như đầu vào dữ liệu nối tiếp. Khi hoạt động như một cổng nối tiếp 2 dây, chân này là chân dữ liệu nối tiếp 2 chiều.
Chân 43 (I): Nguồn 3.3V
Chân 44 (I): Đầu vào tín hiệu sử dụng cho AD. Đầu vào này kết nối với đầu ra SYNC_CLK của AD điều khiển.
Chân 45 (O): Chân ra CLK
Chân 46 (I): Chân đầu vào sử dụng để điều khiển hàm khóa ON-OFF khi chương trình hoạt động. OSK không theo hình thức đã lập trình, chân này nên dùng cho DGND.