Bảng 2.3 Mô tả các lệnh nối tiếp điểm
Ladder Intruction Vùng nhớ Bước lập trình
AND n: X, Y, M, S, T, C 1
ANI n: X, Y, M, S, T, C 1
.2.8.5 Lệnh nối song song tiếp điểm thường mở, tiếp điểm thường đóng (OR, ORI) Bảng 2.4 Mô tả các lệnh nối tiếp điểm
Ladder Intruction Vùng nhớ Bước lập trình
ĐỒ ÁN TỐT NGHIỆP KHOA ĐIỆN TỬ ==============================================================
ORI n: X, Y, M, S, T, C 1
2.2.8.6 Lệnh lấy sườn lên, sườn xuống (LDP, LDF) Bảng 2.5 Mô tả các lệnh lấy sườn Bảng 2.5 Mô tả các lệnh lấy sườn
Ladder Intruction Vùng nhớ Bước lập trình
LDP (Load Pulse) n: X, Y, M, S, T, C 2 LDF (Load Falling Pulse) n: X, Y, M, S, T, C 2
2.2.8.7 . Lệnh nối tiếp sườn lên, sườn xuống (ANP, ANF)
Bảng 2.6 Các lệnh nối tiếp sườn lên và xuống
Ladder Intruction Vùng nhớ Bước lập trình
ANP (And Pulse) n: X, Y, M, S, T, C 2 ANF (And Falling Pulse) n: X, Y, M, S, T, C 2
2.2.8.8. Lệnh nối song song sườn lên, sườn xuống (ORP, ORF) Bảng 2.7 Lệnh nối các sườn Bảng 2.7 Lệnh nối các sườn
Ladder Intruction Vùng nhớ Bước lập trình
ORP
ĐỒ ÁN TỐT NGHIỆP KHOA ĐIỆN TỬ ============================================================== ORF (Or Falling Pulse) n: X, Y, M, S, T, C 2
2.2.8.9 Lệnh nối nối tiếp các khối lệnh (ANB)
Bảng 2.8 Lệnh nối tiếp và các khối lệnh
Ladder Intruction Vùng nhớ Bước lập trình
ANB
(And Block) 1
2.2.8.10. Lệnh nối song song các khối lệnh (ORB)
Bảng 2.9 Lệnh nối song song và các khối lệnh
Ladder Intruction Vùng nhớ Bước lập trình
ORB
(Or Block) 1
2.2.8.11 Lệnh rẽ nhánh (MPS, MRD, MPP) Bảng 2.10 Lệnh rẽ nhánh Bảng 2.10 Lệnh rẽ nhánh
Ladder Intruction Vùng nhớ Bước lập trình
MPS MRD MPP 1 1 1
2.2.8.12 Lệnh ghi xóa giá trị tiếp điểm (SET, RST) Bảng 2.11 Các lệnh ghi và xóa tiếp điểm Bảng 2.11 Các lệnh ghi và xóa tiếp điểm
ĐỒ ÁN TỐT NGHIỆP KHOA ĐIỆN TỬ ==============================================================
SET n n: Y, M, S 1
RST n n: Y, M, S, T, C, D, V, Z 1 Mô tả:
Lệnh SET: Lệnh ghi giá trị logic 1 cho toán hạng n (tiếp điểm n) khi đầu vào của nó được thỏa mãn.
Lệnh RST: Lệnh ghi giá trị logic 0 cho toán hạng n (tiếp điểm n) khi đầu vào của nó được thỏa mãn.
2.2.8.13 Lệnh lấy sườn xung tín hiệu đầu vào (PLS, PLF)
Bảng 2.12 Lệnh lấy sườn và các tín hiệu dầu vào
Ladder Intruction Vùng nhớ Bước lập trình
PLS n n: Y, M 2
PLF n n: Y, M 2
2.2.8.14 Lệnh chuyển dữ liệu (MOV)
Bảng 2.13 Mô tả các lệnh dịch chuyển dữ liệu
Ladder Intruction Vùng nhớ Bước lập trình
MOV S D S: Dữ liệu nguồn 16 bit (K, H, D, T, C, V, Z) D: Dữ liệu đích 16 bit (D, T, C, V, Z) 5 2.2.8.15 Lệnh tiếp điểm so sánh (=, >, <, <>, >=, <=) Bảng 2.14 Các lệnh so sánh
Ladder Intruction Vùng nhớ Bước lập trình
ĐỒ ÁN TỐT NGHIỆP KHOA ĐIỆN TỬ ============================================================== LD < n1 n2 n1, n2: K, H, D, T, C 1 LD > n1 n2 n1, n2: K, H, D, T, C 1 LD <> n1 n2 n1, n2: K, H, D, T, C 1 LD <= n1 n2 n1, n2: K, H, D, T, C 1 LD >= n1 n2 n1, n2: K, H, D, T, C 1
Mô tả: Lệnh tiếp điểm so sánh thực hiện việc so sánh dữ liệu trong 2 từ n1 và n2 hoặc 1 hằng số với dữ liệu của một từ. Kết quả của phép so sánh sẽ có giá trị bằng 1 nếu đúng (đóng tiếp điểm so sánh) và bằng 0 nếu sai (mở tiếp điểm so sánh).
2.2.8.16 Lệnh nối tiếp tiếp điểm so sánh (AND=, AND>, AND<, AND<>, AND>=, AND<=) AND<=)
Bảng 2.15 Lệnh nối tiếp điểm so sánh
Ladder Intruction Vùng nhớ Bước lập trình
AND = n1 n2 n1, n2: K, H, D, T, C 1 AND < n1 n2 n1, n2: K, H, D, T, C 1 AND > n1 n2 n1, n2: K, H, D, T, C 1 AND <> n1 n2 n1, n2: K, H, D, T, C 1 AND <= n1 n2 n1, n2: K, H, D, T, C 1 AND >= n1 n2 n1, n2: K, H, D, T, C 1
Mô tả: Lệnh thực hiện phép toán AND giữa một tiếp điểm với tiếp điểm so sánh. Tùy thuộc vào trạng thái của tiếp điểm và kết quả của phép so sánh mà cho kết quả tổ hợp logic.
2.2.8.17. Lệnh nối song song tiếp điểm so sánh (OR<, OR>, OR<>, OR>=, OR<=) Bảng 2.16 Lệnh nối song song điểm so sánh Bảng 2.16 Lệnh nối song song điểm so sánh
ĐỒ ÁN TỐT NGHIỆP KHOA ĐIỆN TỬ ==============================================================
Ladder Intruction Vùng nhớ Bước lập trình
OR = n1 n2 n1, n2: K, H, D, T, C 1 OR < n1 n2 n1, n2: K, H, D, T, C 1 OR > n1 n2 n1, n2: K, H, D, T, C 1 OR <> n1 n2 n1, n2: K, H, D, T, C 1 OR <= n1 n2 n1, n2: K, H, D, T, C 1 OR >= n1 n2 n1, n2: K, H, D, T, C 1
Mô tả: Lệnh thực hiện phép toán OR giữa một tiếp điểm với tiếp điểm so sánh. Tùy thuộc vào trạng thái của tiếp điểm và kết quả của phép so sánh mà cho kết quả tổ hợp logic.
2.2.8.18 Lệnh trễ thời gian (Txxx)
Bảng 2.17 Các lệnh trễ
Ladder Intruction Vùng nhớ Bước lập trình
OUT Txxx K Timer 1
Mô tả:
- Txxx là tên của bộ trể thời gian; K là hằng số thời gian trễ
-PLC họ FX có hai loại bộ trễ thời gian: Bộ trễ thời gian có nhớ (Retentive Timer) và bộ trễ thời gian không có nhớ (Non – retentive Timer). Bộ trễ thời gian sử dụng một từ để
ĐỒ ÁN TỐT NGHIỆP KHOA ĐIỆN TỬ ==============================================================
lưu giá trị đếm tức thời và sử dụng một bít làm cờ báo, khi giá trị trễ tức thời lớn hơn hoặc bằng hằng số đặt trước K thì bít cờ sẽ bằng 1.
Bộ trễ thời gian không có nhớ giá trị trễ tức thời sẽ bị xóa về 0 khi mất điện đầu vào. Còn đối với bộ trễ thời gian có nhớ thì khi mất đầu vào, giá trị trễ tức thời được nhớ lại, và khi đầu vào có trở lại thì giá trị trễ tức thời lại tiếp tục trễ từ giá trị đang nhớ, giá trị trễ tức thời chỉ mất khi có lệnh reset.
Bộ trễ thời gian có ba độ phân giải 1ms, 10ms, 100ms. Thời gian trễ phụ thuộc vào độ phân giải và hằng số đặt trước K. Thời gian trể thực của bộ trể được tính theo công thức:
(thời gian trễ thực) = (độ phân giải) x (hằng số đặt trước K).
Bảng 2.18 Phân bố các bộ trễ của các PLC họ FX: Timer Resolution FX0(S) FX0N FX FX2C FX2N(C) 100 ms 56 (T0 – 55) 63 (T0-62) 200 (T0-199) 10 ms 24 (T32 – 55) 31 (T32-62) 46 (T200-245) 1 ms N/A 1 (T63) N/A
Retentive 1 ms N/A N/A 4
(T246-249)
Retentive 1 ms N/A N/A 6
(T250-255)
- Lệnh điều khiển Timer:
Timer là bộ tạo thời gian giữa tín hiệu ra nên trong điều khiển vẫn thường được gọi là khâu trễ. Nếu ký hiệu tín hiệu (logic) vào là x(t) và thời gian trễ tạo ra bằng Timer là l thì tín hiệu đầu ra của Timer đó sẽ là x(t – ).
S7 – 200 có 64 bộ Timer (với CPU 212) hoặc 128 Timer (với CPU 214) được chia làm hai loại khác nhau là:
- Timer tạo thời gian trễ không có nhớ (On-Delay Timer), ký hiệu là TON. - Timer tạo thời gian trễ có nhớ (Retentive On-Delay Timer), ký hiệu là TONR. Hai kiểu Timer của S7 – 200 (TON và TONR) phân biệt với nhau ở phản ứng của
ĐỒ ÁN TỐT NGHIỆP KHOA ĐIỆN TỬ ==============================================================
gian trễ tín hiệu kể từ thời điểm có sườn lên ở tín hiệu đầu vào, tức là khi tín hiệu đầu vào chuyển trạng thái logic từ 0 lên 1, được gọi là thời gian Timer được kích, và không tính khoảng thời gian khi đầu vào có giá trị logic 0 vào thời gian trễ tín hiệu đặt trước.
Khi đầu vào có giá trị logic bằng 0, TON tự động reset còn TONR thì không tự động reset. Timer TON được dùng để tạo thời gian trễ trong một khoảng thời gian (miền liên thông), còn với TONR thời gian trễ sẽ được tạo ra trong nhiều khoảng thời gian khác nhau.
Timer TON và TONR bao gồm 3 loại với ba độ phân giải khác nhau, độ phân giải 1ms, 10ms và 100ms. Thời gian trễ 1 được tạo ra chính là tích của độ phân giải của bộ Timer được chọn và giá trị đặt trước cho Timer. Ví dụ Timer có độ phân giải 10ms và giá trị đặt trước là 50 thì thời gian trễ sẽ là t = 500ms.
Timer của S7 – 200 có những tính chất cơ bản sau:
- Các bộ Timer được điều khiển bởi một cổng vào và giá trị đếm tức thời. Giá trị đếm tức thời của Timer được nhớ trong thanh ghi 2 byte (gọi là T-word) của Timer, xác định khoảng thời gian trễ kể từ khi Timer được kích. Giá trị đặt trước của các bộ Timer
- Được ký hiệu trong LAD và STL là PT. Giá trị đếm tức thời của thanh ghi T- word thường xuyên được so sánh với giá trị đặt trước của Timer
Bảng 2.19 Cú pháp khai báo Timer
LAD Mô tả Toán hạng
Khai báo Timer số hiệu xx kiểu TON để tạo thời gian trễ tính từ khi đầu vào IN được kích. Nếu như giá trị đếm tức thời lớn hơn hoặc bằng giá trị đặt trước PT thì T-bit có giá trị logic bằng 1. có thể reset Timer kiểu TON bằng lệnh R hoặc bằng giá trị logic 0 tại đầu vào IN.
Txx (word) CPU214: 32÷63, 96÷127 PT: VW, T, (word) C, IW, QW,MW, SMW, AC, AIW, hằng số
ĐỒ ÁN TỐT NGHIỆP KHOA ĐIỆN TỬ ==============================================================
Khai báo Timer số hiệu xx kiểu TONR để tạo thời gian trễ tính từ khi đầu vào IN được kích. Nếu như giá trị đếm tức thời lớn hơn hoặc bằng giá trị đặt trước PT thì T-bit có giá trị logic bằng 1. Chỉ có thể reset Timer kiểu TON bằng lệnh R cho T-bit.
Txx (word)
CPU214: 0÷31, 64 ÷95 PT: VW, T, (word) C, IW, QW, MW, SMW, AC, AIW, hằng số
- Mỗi bộ Timer, ngoài thanh ghi 2 byte T-word lưu giá trị đếm tức thời, còn có một bit ký hiệu là T-bit, chỉ thị trạng thái logic đầu ra. Giá trị logic của bit này phụ thuộc vào kết quả so sánh giữa giá trị đếm tức thời với giá trị đặt trước.
- Trong khoảng thời gian tín hiệu x(t) có giá trị logic 1, giá trị đếm tức thời trong T-word luôn được cập nhật và thay đổi tăng dần cho đến khi nó đạt giá trị cực đại. Khi giá trị đếm tức thời lớn hơn hay bằng giá trị đặt trước, T-bit có giá trị logic 1.
Khi sử dụng Timer kiểu TONR, giá trị đếm tức thời được lưu lại và không bị thay đổi trong khoảng thời gian khi tín hiệu đầu vào có logic 0. Giá trị của T-bit không
được nhớ mà hoàn toàn phụ thuộc vào kết quả so sánh giữa giá trị đếm tức thời và giá trị đặt trước.
Khi reset một bộ Timer, T-word và T-bit của nó đồng thời được xóa và có giá trị bằng 0, như vậy giá trị đếm tức thời được đặt về 0 và tin hiệu đầu ra cũng có trạng thái logic bằng 0.
Bảng 2.2 B0 Độ phân giải của Timer.
Lệnh Độ phân giải Giá trị cực đại CPU 214
TON 1 ms 32,767 s T32 và T96 10 ms 327,67 s T33 ÷ T36, T97 ÷ T100 100 ms 3276,7 s T32 ÷ T96, T101 ÷ T127 TONR 1 ms 32,767 s T0 và T64 10 ms 327,67 s T1 ÷ T4, T65 ÷ T68 100 ms 3276,7 s T5 ÷ T31, T69 ÷ T95 2.2.8.19. Lệnh đếm (Cxxx)
ĐỒ ÁN TỐT NGHIỆP KHOA ĐIỆN TỬ ==============================================================
Ladder Intruction Vùng nhớ Bước lập trình
OUT Cxxx K Counter 1
Mô tả:
Cxxx là tên (thứ tự) của bộ đếm, K là giá trị đếm đặt trước.Bộ đếm của PLC họ FX có hai loại bộ đếm 16 bít và bộ đếm 32 bit. Bộ đếm 16 bít là bộ đếm tiến, mỗi khi đầu vào bộ đếm có một xung thì giá trị đếm tức thời tăng lên một đơn vị, khi giá trị đếm tức thời lớn hơn hoặc bằng giá trị đặt trước thì bit cờ Cxxx bằng 1. Giá trị đếm tức thời bị xóa về 0 khi có lệnh reset.
Bộ đếm 32 bit là bộ đếm tiến lùi, chiều đếm được xác định bằng các bit từ M8200 đến M8234 tương ứng với các bộ đếm từ C200 đếm C234. Khi các bít định chiều bằng 0 bộ đếm 32 bit thực hiện đếm tiến, các bit định chiều bằng 1 bộ đếm 32 bít thực hiện đếm lùi. Giá trị đếm tức thời được so sánh với giá trị đặt trước, khi giá trị tức thời lớn hơn hoặc bằng giá trị đặt trước thì bit cờ bằng 1.
Bộ đếm 16 bit và 32 bit có 2 kiểu: bộ đếm thông thường (General) và bộ đếm chốt (Latched). Bộ đếm thông thường giá trị đếm tức thời bị xóa về 0 khi PLC mất nguồn nuôi. Bộ đếm chốt giá trị đếm tức thời không bị xóa về 0 khi PLC mất nguồn nuôi, nó chỉ xóa khi có lệnh reset.
Bảng 2.22 Phân bố các bộ đếm của PLC họ FX:
Counter Resolution FX1s FX1N FX2N FX2NC
General 16 bit up counter 16 (C0-15)
16 (C0-15)
100 (C0-99) Latched 16 bit up counter 16
(C16-31)
184 (C16-199)
100 (C100-199)
General 32 bit up counter N/A 20
(C200-219)
Latched 32 bit up counter N/A 15
(C220-234)
ĐỒ ÁN TỐT NGHIỆP KHOA ĐIỆN TỬ ==============================================================
Counter là bộ đếm thực hiện chức năng đếm sườn xung trong S7 – 200. Các bộ đếm của S7 - 200 được chia làm hai loại: bộ đếm tiến (CTU) và bộ đếm tiến/lùi (CTUD).
Bộ đếm tiến CTU đếm số sườn lên của tín hiệu logic đầu vào, tức là đếm số lần thay đổi trạng thái logic từ 0 lên 1 của tín hiệu. Số xung đếm được, được ghi vào thanh ghi 2 byte của bộ đếm, gọi là thanh ghi C-word.
Nội dung của thanh ghi C-word, gọi là giá trị đếm tức thời của bộ đếm, luôn được so sánh với giá trị đặt trước của bộ đếm, được ký hiệu là PV. Khi giá trị đếm tức thời bằng hoặc lớn hơn giá trị đặt trước này thì bộ đếm báo ra ngoài bằng cách đặt giá trị logic 1 vào một bit đặc biệt của nó, gọi là C-bit. Trường hợp giá trị đếm tức thời nhỏ hơn giá trị đặt trước C-bit có giá trị logic là 0.
Bảng 2.23 Cú pháp khai báo Counter
LAD Mô tả Toán hạng
Khai báo bộ đếm tiến theo sườn lên của CU. Khi giá trị đếm tức thời C-word Cxx lớn hơn hoặc bằng giá trị đặt trước PV, C-bit (Cxx) có giá trị logic bằng 1. Bộ đếm được reset khi đầu vào R có giá trị logic bằng 1. Bộ đếm ngừng đếm khi C- word Cxx đạt được giá trị cực đại.
Cxx: (word)CPU 214: 0 ÷47, 80 ÷127 PV(word):VW,T,C,I W,QW,MW,SMW,A C,AIW,hằngsố,*VD, *AC
Khai báo bộ đếm tiến/lùi, đếm tiến theo sườn lên của CU, đếm lùi theo sườn lên của CD. Khi giá trị đếm tức thời C-word Cxx lớn hơn hoặc bằng giá trị đặt trước PV, C-bit (Cxx) có giá trị logic bằng 1. Bộ đếm ngừng đếm tiến khi C-word Cxx đạt được giá trị cực đại 32.767 và ngừng đếm lùi khi C-word Cxx đạt được giá trị cực đại –32.768. CTUD reset khi đầu vào R có giá trị logic bằng 1.
Cxx: (word)CPU 214: 48 ÷79 PV: (word):VW,T,C,IW, QW,MW,SMW,AC, AIW, hằngsố,*VD,*AC
Khác với các bộ Timer, các bộ đếm CTU và CTUD đều có chân nối với tín hiệu điều khiển xóa để thực hiện việc đặt lại chế độ khởi phát ban đầu (reset) cho bộ đếm,
ĐỒ ÁN TỐT NGHIỆP KHOA ĐIỆN TỬ ==============================================================
tiên của ngăn xếp trong STL. Bộ đếm được reset khi tín hiệu xoá này có mức logic là 1 hoặc khi lệnh R (reset) được thực hiện với C-bit. Khi bộ đếm được reset, cả C-word và C- bit đều nhận giá trị 0.
Bộ đếm tiến/lùi CTUD đếm tiến khi găp sườn lên của xung vào cổng đếm tiến, ký hiệu là CU hoặc bit thứ 3 của ngăn xếp trong STL, và đếm lùi khi gặp sườn lên của xung vào cổng đếm lùi, ký hiệu là CD trong LAD hoặc bit thứ 2 của ngăn xếp trong STL. Bộ đếm tiến CTU có miền giá trị đếm tức thời từ 0 đến 32.767. Bộ đếm tiến/lùi CTUD có miền giá trị đếm tức thời từ –32.768 đến 32.767.
2.5.6. Lệnh nhảy và lệnh gọi chương trình con
Các lệnh của chương trình, nếu không có những lệnh điều khiển riêng, sẽ được thực hiện theo thứ tự từ trên xuống dưới trong một vòng quét. Lệnh điều khiển chương trình cho phép thay đổi thứ tự thực hiện lệnh. Chúng cho phép chuyển thứ tự thực hiện, đáng lẽ ra là lệnh tiếp theo, tới một lệnh bất cứ nào khác của chương trình, trong đó nơi