THỰC NGHIỆM
5.4.KẾT QUẢ THU ĐƯỢC VỚI BỘ LỌC FIR THÍCH NGH
Bộ lọc FIR thích nghi có rất nhiều ứng dụng như: Khử nhiễu, nhận dạng hệ thống chưa biết, dự báo kết quả với hệ thống có tín hiệu vào là ngẫu nhiên….
Trong bài luận văn này, em xin trình bày về ứng dụng của bộ lọc FIR thích nghi để khử nhiễu 50Hz-là nhiễu do nguồn sinh ra. Đây là loại nhiễu phổ biến và gây ảnh
hưởng lớn đến các thiết bị điện tử.
Lưu đồ cho việc khử nhiễu 50HZ được mô tả như hình 19:
d(n) = s(n)+v(n) FIR + LMS v’(n) __ v1(n) + e(n) output
Hình 19: Mô hình khử nhiễu 50 Hz Trong đó:
• s(n) là tín hiệu mong muốn
• v(n) là tín hiệu nhiễu
• v1(n) là tín hiệu cùng dạng với v(n)(có thể khác nhau về biên độ và pha)
• v’(n) đầu ra của bộ lọc FIR thích nghi
• e(n) là tín hiệu sai số,đồng thời là lối ra.
Thuật toán LMS sẽ có nhiệm vụ điều chỉnh các hệ số của bộ lọc FIR sao cho lối ra v’(n) có dạng gần nhất với tín hiệu nhiễu v(n). Khi đó, e(n)=d(n) - v’(n) sẽ đạt đến tín hiệu mong muốn s(n). Tức là ta đã khử được nhiễu.
Kết quả thu được khi tiến hành trên chip FPGA:
• Tín hiệu lẫn với nhiễu 50Hz trước khi lọc, được cho bởi hình 20
Hình 20:Tín hiệu lẫn với nhiễu
Hình 21:Tín hiệu thu được sau khi lọc
Tín hiệu thu được sau khi qua bộ lọc FIR thích nghi đã loại bỏ được nhiễu 50Hz. Tuy nhiên, vẫn không được trơn tru và có độ mấp mô nhỏ. Sở dĩ như vậy là do các nguyên nhân sau:
• Do bộ biến đổi ADC là 14 bit, nên khi qua bộ lọc FIR(bao gồm các bộ nhân và
bộ cộng) thì dữ liệu lên tới 28 bit, mà đầu ra DAC chỉ hỗ trợ 14 bit, vì vậy, trước khi dữ liệu được đưa vào bộ lọc FIR, ta phải chia dữ liệu cho 27 để đầu ra DAC là 14 bit. Do đó, kết quả có sai số nhất định
• Bộ biến đổi DAC chỉ hỗ trợ các số nguyên, do đó, ta phải làm tròn các hệ số
KẾT LUẬN
Trong thời gian tiến hành hoàn thiện khoá luận tốt nghiệp, ngoài việc củng cố lại những kiến thức đã được học trong suốt 4 năm qua, em còn thu được một số kiến thức và kết quả nhất định:
• Được tìm hiểu và thực hành trên chip FPGA của hãng Xilinx
• Biết sử dụng thành thạo phần mềm ISE
• Có thêm nhiều kinh nghiệm trong việc lập trình với ngôn ngữ VHDL
• Thực hiện thành công bộ lọc FIR thông thấp trên FPGA theo kiến trúc
truyền thống và theo kiến trúc systolic array. So sánh được ưu điểm, nhược điểm của từng loại
• Thực hiện thành công bộ lọc FIR thích nghi dùng thuật toán LMS trên