Atmega64L có tổng cộng 36 ngắt phần cứng : ngắt cho timer, ngắt USART, ngắt ADC, PWM v.v...
Hình 14: bảng véc tơ ngắt của Atmega64L 2.1.4.5.Bộ đếm/định thời của Atmega64L:
Atmega64L có 4 timer/counter gồm 2 timer 8bit (timer0 và timer2) và 2 timer 16bít (timer1 và timer2).
Sơ đồ khối của timer1:
Timer/counter1, 16 bit cho phép lập trình các thời gian điều khiển chính xác ( đếm các sự kiện), tạo xung, đo độ rộng thời gian của tín hiệu. Các tính năng:
• Là timer 16 bit cho phép tạo PWM 16bit. • Ba lối ra so sánh độc lập.
• Một bộ capture đầu vào. • Chế độ Auto Reload.
• Triệt nhiễu đầu vào Capture. • Hiệu chỉnh pha PWM. • Chu kỳ PWM thay đổi được. • Bộ tạo tần số.
• Đếm sự kiện ngoài.
• 10 nguyên nhân gây ngắt timer độc lập(TOV1, OCF1A, OCF1B, OCF1C, ICF1, TOV3, OCF3A, OCF3B, OCF3C, and ICF3).
2.1.4.5.Bộ biến đổi tương tự sang số ADC
Tính năng:
o Trả về kết quả ADC 10 bit.
o 0.75 đơn vị không tuyến tính.
o Độ chính xác tuyệt đối là ± 1.5 LSB.
o Thời gian biến đổi là từ 13- 260 μs.
o 8 lối vào đơn hợp kênh ADC.
o 7 lối vào vi phân ADC.
o 2 lối vào vi phân có bộ khếch đại đầu vào.
o Điều chỉnh lệch trái ở kết quả ADC.
o Điện áp vào ADC từ 0 – Vcc hoặc 2,7 – Vcc đối với ADC vi phân.
o ADC tự động bắt đầu biến đổi bời Auto Trigger của nguồn ngắt.
o Ngắt khi biến đổi hoàn thành.
o Có mode loại trừ nhiễu.
2.1.4.6.Bộ truyền nhận nối tiếp USART
Atmega64L có 2 khối USART: USART0 và USART1. Tính năng:
o Hoạt động song công ( Thanh ghi truyền và nhận độc lập )
o Hoạt động ở chế độ đồng bộ hoặc không đồng bộ.
o Bộ tạo tốc độ Baud.
o Khung truyền 5,6,7,8 hoặc 9 bit dữ liệu và 1 hoặc 2 bit stop.
o Tạo và kiểm tra chẵn lẻ bằng phần cứng.
o Phát hiện tràn dữ liệu.
o Phát hiện lỗi khung truyền.
o Lọc nhiễu bao gồm phát hiện lỗi bit start và lọc số thông thấp.
o Ba ngắt : truyền hoàn tất, thanh ghi dữ liệu TX trống, nhận hoàn tất.
o Truyền thông đa vi xử lý.
Hình 17: Sơ đồ khối USART.
Mode thường được sử dụng là mode: truyền không đồng bộ, tốc độ baud 9600, 8 bit dữ liệu, 1 bit stop, không kiểm chẵn lẻ, không bắt tay.
Trong luận văn này em sử dụng USART1 để hiện thị các thông số cần thiết để xuất ra màn hình.
Chương 3: Thực Nghiệm
Với cơ sở lý thuyết trên ta xây dựng một thiết bị ethernet kết hợp với vi điều khiển. Thiết bị này được xây dựng chủ yếu bởi hai phần chính là thiết kế phần cứng và xây dựng phần mềm. Do yêu cầu module ethernet WIZ810MJ này dùng nguồn là 3,3V. Toàn bộ mạch được thiết kế với các linh kiện low power bao gồm: LDO 3,3V (78M33), Atmega16L, WIZ810MJ.