KỸ THUẬT CHUYỂN MẠCH KấNH
2.2.KIẾN TRÚC TRƯỜNG CHUYỂN MẠCH KấNH
Chuyển mạch kờnh tớn hiệu số là quỏ trỡnh thực hiện trao đổi nội dung thụng tin số trong cỏc khe thời gian của cỏc tuyến PCM đầu vào tới đầu ra. Để thực hiện hiệu quả quỏ trỡnh chuyển mạch, cỏc tuyến PCM thường được ghộp kờnh với tốc độ cao trước khi đưa tới trường chuyển mạch.
Việc bố trớ sử dụng cỏc trường chuyển mạch trong hệ thống chuyển mạch phụ thuộc chủ
yếu vào kiến trỳc điều khiển của hệ thống. Tuy nhiờn, kiến trỳc trường chuyển mạch kờnh
được chia thành hai dạng phõn chia theo nguyờn tắc hoạt động: Trường chuyển mạch khụng gian (S) và trường chuyển mạch thời gian (T).
Dưới đõy sẽ trỡnh bày nguyờn lý cấu trỳc của trường chuyển mạch khụng gian S, thời gian T và kiến trỳc ghộp nối cỏc trường chuyển mạch TST.
2.2.1 Trường chuyển mạch khụng gian số
Trường chuyển mạch khụng gian số S thực hiện quỏ trỡnh chuyển nội dung thụng tin từ cỏc tuyến PCM đầu vào tới cỏc tuyến PCM đầu ra mà khụng làm thay đổi vị trớ khe thời gian trờn trục thời gian. Để tạo ra kờnh truyền thụng cho cỏc cuộc gọi, cỏc thụng tin được chuyển qua trường chuyển mạch khụng gian sốđược chuyển mạch định kỳ với khoảng thời gian 125μs.
Hỡnh 2.7: Nguyờn lý chuyển mạch khụng gian S
Cỏc trường chuyển mạch khụng gian S được thiết kếđể hỗ trợ chuyển mạch đồng thời một số
ra sơđồ nguyờn lý cấu trỳc của trường chuyển mạch khụng gian S điển hỡnh theo kiểu điều khiển đầu vào, kiểu điều khiển đầu ra được thực hiện bằng sự hoỏn đổi vị trớ gắn cổng đầu ra của cỏc phần tử kết nối.
Trường chuyển mạch khụng gian S được cấu tạo từ hai khối chớnh: Khối ma trận chuyển mạch và khối điều khiển cục bộ.
(i) Khối ma trận chuyển mạch
Khối ma trận chuyển mạch được cấu trỳc dưới dạng ma trận hai chiều gồm cỏc cổng đầu vào và cỏc cổng đầu ra, trờn cỏc cổng là cỏc tuyến PCM cú chu kỳ khung 125μs. Cỏc điểm nối trong ma trận là cỏc phần tử logic khụng nhớ ( thụng thường là cỏc mạch AND). Một ma trận cú (N) cổng đầu vào và (M) cổng đầu ra trở thành ma trận vuụng khi N=M.
(ii) Khối điều khiển khu vực
Khối điều khiển khu vực gồm một số khối thiết bị như:
Bộ nhớđiều khiển kết nối CMEM (Control MEMory) lưu trữ cỏc thụng tin điều khiển theo chương trỡnh ghi sẵn cho ma trận chuyển mạch, nội dung thụng tin trong CMEM sẽ thể hiện vị trớ tương ứng của điểm kết nối cần chuyển mạch (Số ngăn nhớ: n, dung lượng ngăn nhớ: L= log2N);
Bộ giải mó địa chỉ DEC (DECode) chuyển cỏc tớn hiệu điều khiển mó nhị phõn thành cỏc tớn hiệu điều khiển cổng cho phần tử kết nối AND;
Bộđếm khe thời gian TS.C (Time Slot Counter) nhận tớn hiệu đồng hồ từđồng hồ hệ
thống cấp cỏc xung đồng bộ cho bộđiều khiển theo đồng bộ của cỏc tuyến PCM vào và ra.
TS.C đưa tớn hiệu đồng bộ vào bộ chọn (SEL) đểđồng bộ quỏ trỡnh ghi dịch địa chỉ và tỏc vụ ghi đọc của bộ nhớ CMEM.
Nguyờn tắc hoạt động của trường chuyển mạch khụng gian S gồm một số bước cơ bản sau: Cỏc tuyến PCM trờn cỏc cổng đầu vào và đầu ra được đồng bộ hoỏ theo tớn hiệu đồng bộ. Như trờn hỡnh 2.5 chỉ ra mỗi khối điều khiển khu vực LOC đảm nhiệm một cổng đầu ra, vỡ vậy số bộđiều khiển LOC sẽ bằng đỳng số cổng đầu ra (M bộđiều khiển).
Để rừ hơn nguyờn tắc điều khiển và hoạt động của trường chuyển mạch S, ta xột một vớ dụ
cụ thể: Yờu cầu chuyển nội dung thụng tin trờn TS3 tại cổng số 4 đầu vào ra TS3 trờn cổng số
1 đầu ra. Với yờu cầu trờn, khối điều khiển khu vực LOC 1 sẽ thực hiện nhiệm vụđiều khiển chuyển mạch, thụng tin điều khiển được đưa trước vào CMEM thụng qua đường dữ liệu điều khiển Data, thanh ghi địa chỉ của bộ chọn SEL trỏđến ngăn nhớ số 03: tương ứng với chỉ số
TS 3 của khung PCM, nội dung dữ liệu điều khiển thể hiện cổng kết nối vào (cổng 4).
Qua sự phối hợp đồng bộ của TS.C, một chu trỡnh điều khiển tuần tự và đồng bộ giữa chỉ số
khe thời gian và con trỏ địa chỉđọc dữ liệu ra từ CMEM. Vỡ vậy, khi con trỏ chỉđến địa chỉ
03, thời gian hệ thống sẽ trựng khớp với TS3 trờn cỏc tuyến PCM, đồng thời SEL chỉ thị quỏ trỡnh đọc dữ liệu và chuyển thụng tin dữ liệu qua bộ DEC để giải mó, thực hiện đúng tiếp điểm giữa cổng vào 4 và cổng ra 1. Tiếp điểm được đúng trong suốt thời gian chuyển dữ liệu và bằng thời gian của khe thời gian. Với tớnh chất logic của tiếp điểm AND, khi hàm điều khiển cú mức 1 thỡ toàn bộ số liệu đầu vào sẽđược chuyển tới đầu ra.
Đối với mỗi một cuộc nối thoại, chu kỳđúng tiếp điểm được thực hiện tuần tự theo chu kỳ
125μs, việc ngắt cỏc kết nối được thực hiện đơn giản thụng qua quỏ trỡnh ghi lại dữ liệu trong bộ nhớ CMEM, cỏc khoảng thời gian cũn lại sẽđược thực hiện cho cỏc kết nối khỏc. Nếu ma
trận chuyển mạch là ma trận vuụng thỡ tổng số kờnh tối đa cú thể kết nối đồng thời sẽ là Ch= n x N (N: số khe thời gian trong một khung PCM; N: số cổng đầu vào chuyển mạch S). (adsbygoogle = window.adsbygoogle || []).push({});
Trường chuyển mạch khụng gian S mang tớnh thời gian nếu xột về tớnh chu kỳ của quỏ trỡnh
đúng ngắt tiếp điểm, tuy nhiờn chu kỳ này là cốđịnh cho tất cả cỏc cuộc nối qua trường chuyển mạch. Nhược điểm luụn tồn tại trong cỏc trường chuyển mạch khụng gian S là khả năng tắc nghẽn khi cú nhiều hơn một yờu cầu chuyển mạch TS đầu vào cựng muốn ra một cổng đầu ra. Một ma trận chuyển mạch khụng tắc nghẽn hoàn toàn được định nghĩa là một ma trận cú khả
năng đỏp ứng được cỏc kết nối từ cỏc đầu vào bất kỳ tới cỏc đầu ra bất kỳ.
Hiện tượng tranh chấp cổng đầu ra trong nội bộ trường chuyển mạch được gọi là hiện tượng tắc nghẽn nội. Để giải quyết vấn đề trờn, cỏc trường chuyển mạch S thường được kết hợp với cỏc bộđệm gõy trễ thời gian để trỏnh tranh chấp, giải phỏp ghộp nối với trường chuyển mạch thời gian T được sử dụng phổ biến trong cỏc hệ thống chuyển mạch hiện nay.
2.2.2. Trường chuyển mạch thời gian số
Trường chuyển mạch thời gian tớn hiệu số thực hiện quỏ trỡnh chuyển đổi nội dung thụng tin từ một khe thời gian này sang khe thời gian khỏc, với mục đớch gõy trễ cho cỏc tớn hiệu. Quỏ trỡnh gõy trễ tớn hiệu được thực hiện theo nguyờn tắc trao đổi khe thời gian nội TSI. Hỡnh 2.6 dưới đõy chỉ ra sơđồ nguyờn lý cấu trỳc của trường chuyển mạch thời gian T. Trường chuyển mạch thời gian T cú hai kiểu điều khiển: Điều khiển đầu vào thực hiện quỏ trỡnh ghi thụng tin cú điều khiển và đọc ra tuần tự; Điều khiển đầu ra thực hiện ghi thụng tin tuần tự và đọc ra theo điều khiển. Trong mục này ta xem xột nguyờn lý hoạt động của trường chuyển mạch T theo kiểu điều khiển đầu ra.
Hỡnh 2.8: Nguyờn lý chuyển mạch thời gian T
Trường chuyển mạch thời gian T được cấu tạo từ 2 khối chớnh: Khối bộ nhớ thoại SMEM (Speech MEMory) và khối điều khiển cục bộ LOC.
Khối bộ nhớ thoại SMEM là một thiết bị ghi nhớ truy xuất ngẫu nhiờn RAM (Số lượng ngăn nhớ: n; dung lượng ngăn nhớ: 8 bit). Như vậy, bộ nhớ SMEM lưu toàn bộ thụng tin trong một khung tớn hiệu PCM. Để đảm bảo tốc độ luồng thụng tin qua trường
chuyển mạch, tốc độ ghi đọc của CMEM phải lớn gấp 2 lần tốc độ luồng trờn tuyến PCM đầu vào hoặc đầu ra.
Khối điều khiển khu vực gồm một số khối như: Bộ nhớđiều khiển CMEM lưu trữ cỏc thụng tin điều khiển SMEM, số thứ tự của ngăn nhớ và nội dung dữ liệu trong CMEM thể hiện cỏc chỉ số khe thời gian TS cần trao đổi nội dung tin. TS.C nhận tớn hiệu từ đồng hồ hệ thống đểđiều khiển cỏc bộ chọn SEL1, SEL2 nhằm đồng bộ hoỏ quỏ trỡnh ghi đọc thụng tin dữ liệu cho CMEM và SMEM.
Nguyờn tắc hoạt động của trường chuyển mạch thời gian T trờn cơ sở của nguyờn tắc trao
đổi khe thời gian nội TSI. Hỡnh 2.8 thể hiện kiểu điều khiển ghi vào tuần tựđọc ra cú điều khiển SWRR (Sequence Write Random Read), để rừ hơn ta xem xột một vớ dụ minh hoạ cú yờu cầu chuyển đổi nội dung thụng tin từ khe thời gian TS3 sang TS8.
Theo nguyờn tắc ghi vào tuần tự, nội dung thụng tin trong TS3 sẽđược lưu vào ngăn nhớ số
3. Với yờu cầu chuyển đổi trờn, hệ thống xử lý trung tõm sẽ chuyển thụng tin tới CMEM thụng qua đường dữ liệu điều khiển, bộ nhớ CMEM sẽ lưu chỉ số khe thời gian TS3 tại ngăn nhớ số
8. Con trỏđịa chỉ của CMEM sẽ quột lần lượt, đồng bộ với cỏc khe thời gian trờn tuyến PCM, như vậy khi con trỏđịa chỉ chỏđến ngăn nhớ số 8 trựng với thời điểm xuất hiện khe thời gian số 8 trong khung PCM. Bộ chọn SEL1 sẽ chuyển tớn hiệu đọc tới CMEM để CMEM chuyển dữ liệu điều khiển tới SMEM, thụng tin cần chuyển từ CMEM tới SMEM trong trường hợp này là 3 (0…011) để SEL2 đưa con trỏđịa chỉ tới ụ nhớ số 3, đồng thời cấp tớn hiệu điều khiển
đọc ra nội dung thụng tin tại ụ nhớ số 3 của SMEM.
Như vậy, tại thời điểm xuất hiện khe thời gian TS8, toàn bộ nội dung thụng tin của TS3
được chuyển qua trường chuyển mạch. Quỏ trỡnh chuyển mạch được lặp lại theo chu kỳ 125μs
để hỡnh thành nờn kờnh thụng tin qua trường chuyển mạch. Nếu cựng với yờu cầu chuyển mạch từ TS3 sang TS8 và trường chuyển mạch hoạt động theo kiểu ghi vào cú điều khiển và đọc ra tuần tự RWSR (Random Write Sequence Read) thỡ tại ngăn nhớ số 3 của CMEM sẽ lưu thụng tin địa chỉ TS8.
Trường chuyển mạch thời gian T mang tớnh khụng gian nếu xột trờn khớa cạnh vị trớ thụng tin dữ liệu trong cỏc ngăn nhớ của CMEM. Chuyển mạch T luụn gõy trễ tớn hiệu và độ trễ lớn nhất khụng vượt quỏ một khung PCM, Td max = (n-1)TS. Do tốc độ ghi đọc của bộ nhớ yờu cầu lớn gấp 2 tốc độ luồng PCM nờn số lượng khe thời gian trong một khung khụng vượt quỏ 1024 TS do giới hạn của cụng nghệ vật liệu điện tử. Để mở rộng dung lượng, người ta lựa chọn giải phỏp ghộp với cỏc trường chuyển mạch khụng gian S.
2.2.3. Trường chuyển mạch ghộp TST
Cỏc hệ thống chuyển mạch sốđược nhỡn nhận như là cỏc hệ thống tổn thất, vấn đề nõng cao hiệu năng chuyển mạch luụn là vấn đề hàng đầu trong thiết kế chế tạo trường chuyển mạch. Trong kỹ thuật chuyển mạch kờnh, cỏc hiện tượng tắc nghẽn được coi là tham số chủ yếu để đỏnh giỏ chất lượng dịch vụ hệ thống và chủ yếu rơi vào cỏc hệ thống chuyển mạch sử dụng tầng S. Trong khi việc sử dụng cỏc chuyển mạch khụng gian S trong hệ thống chuyển mạch là một trong những nhu cầu bắt buộc đểđỏp ứng dung lượng cần thiết trong thực tiễn. Mục tiờu kết nối đa tầng chuyển mạch khụng chỉ nhằm tăng dung lượng hệ thống mà cũn làm giảm bớt
độ phức tạp và số lượng thiết bị trong trường chuyển mạch, kết nối đa tầng gồm hai kiểu: kiểu kết nối đầy đủ và kết nối từng phần đều nhằm mục tiờu xõy dựng trường chuyển mạch khụng tắc nghẽn (non-blocking).
Trước khi tỡm hiểu nguyờn tắc hoạt động của trường chuyển mạch ghộp kiểu TST, ta xem xột mụ hỡnh ghộp nối 3 tầng chuyển mạch khụng gian theo định lý Clos.
Mụ hỡnh ghộp nối cú liờn kết đầy đủ 3 tầng chuyển mạch được thể hiện trờn hỡnh 2.9 (a) dưới
đõy. Ma trận chuyển mạch khụng gian cú N đầu và M đầu ra (NxM) được kết nối bởi r1 ma trận tầng A (kớch thước n x r2 ), r2 ma trận tầng B (kớch thước r1 x r3) và r3 ma trận tầng C (kớch thước r2 x m). Với giả thiết r2=1, r1=n và r3=m ta cú mụ hỡnh kết nối trờn hỡnh 2.9(b).
Định lý Clos phỏt biểu như sau: Ma trận chuyển mạch kết nối 3 tầng khụng tắc nghẽn khi và chỉ khi số kết nối trung gian r2≥ n + m -1 (2.3). Trường hợp đặc biệt khi n=m thỡ r2≥ 2n-1.
Hỡnh 2.9: Ma trận kết nối 3 tầng chuyển mạch
Chứng minh: (adsbygoogle = window.adsbygoogle || []).push({});
Một ma trận chuyển mạch khụng tắc nghẽn hoàn toàn khi toàn bộ cỏc yờu cầu đầu vào bất kỳ được đấu nối tới cỏc đầu ra bất kỳ. Giả thiết cú n-1 đường vào yờu cầu chiếm, vậy cú n-1
đường liờn kết giữa tầng A và tầng B bị chiếm. Tương tự như vậy, nếu đầu ra cú m-1 đường bị
chiếm thỡ sẽ cú m-1 đường liờn kết giữa tầng B và tầng C bị chiếm (hỡnh 2.9b).
Trường hợp xấu nhất xảy ra khi n-1 đường liờn kết A-B đấu nối tới cỏc khối chuyển mạch tầng B khỏc biệt hoàn toàn với m-1 đường liờn kết B-C. Vậy tổng số khối chuyển mạch trong tầng B bằng (n-1) + (m-1) đểđảm bảo khụng tắc nghẽn ngay cả khi trường hợp xấu nhất xảy ra.
Ma trận chuyển mạch khụng tắc nghẽn hoàn toàn khi đường vào thứ n của tầng A kết nối
được đường ra thứ m của tầng C, dẫn đến số lượng khối chuyển mạch trong B tối thiểu phải dư
1 khối cho đường dẫn cuối cựng này. Hay núi cỏch khỏc số lượng liờn kết tối thiểu r2≥ (n-1) + (m-1) +1 = n + m -1.
Nếu ma trận chuyển mạch là ma trận vuụng (N=M), (n = m) và (r1 = r3), ta cú số lượng điểm kết nối chộo là:
C = 2Nr2 + r12r2 = 2N(2n-1) + r12(2n-1) = (2n-1) ( 2N + N2⁄ n2 ) (2.3)
Khi kớch thước của trường chuyển mạch lớn, n lớn ta cú thể tớnh số lượng điểm kết nối chộo C xấp xỉ theo cụng thức (ct 2.4) sau.
C ≅ 2n (2N + N2⁄n2 )= 4nN + 2N2⁄n (2.4)
Để tối ưu sốđiểm kết nối chộo, lấy vi phõn C theo n (dC/dn) và cho kết quả tiến tới 0 ta cú n ≈ (N/2)1/2 (2.5). Thay n từ cụng thức 2.5 vào cụng thức 2.4 ta cú:
C=4 2.N3/ 2=O N( 3/ 2) (2.6)
Như trờn cụng thức 2.6 chỉ rừ, chuyển mạch kết nối 3 tầng Clos giảm độ phức tạp phần cứng (số tiếp điểm đấu nối chộo) xuống cũn N3/2 thay vỡ N2 trong ma trận kết nối crossbar mà vẫn đảm bảo được mục tiờu khụng tắc nghẽn.
Cú rất nhiều mụ hỡnh phối kết hợp ghộp nối trường chuyển mạch T và S như: TS, ST, STS và TST,v..v [3]. Mỗi dạng ghộp nối đều cú những ưu nhược điểm nhất định và trong phần này ta xem xột mụ hỡnh kết nối phổ biến trong cỏc hệ thống chuyển mạch kờnh hiện nay, mụ hỡnh ghộp nối TST. Trường chuyển mạch ghộp TST nhằm giải quyết bài toỏn mở rộng dung lượng và sử dụng cho cỏc kết nối hai hướng trong trường chuyển mạch thực tế. Theo lý thuyết, trường chuyển mạch TST cú hệ số tập trung là 1:1 và đảm bảo khụng tắc nghẽn khi số lượng khe thời gian trờn liờn kết trung gian tuõn thủ theo định lý Clos ( cụng thức ct 2.3).
Như mục 2.2.2 trờn đõy đó trỡnh bày, trường chuyển mạch thời gian T cú thể hoạt động theo hai kiểu điều khiển đầu vào (RWSR) và điều khiển đầu ra (SWRR), vỡ vậy khi ghộp 2 tầng T ta sẽ cú 4 phương ỏn ghộp nối.
Trong vớ dụ trờn hỡnh 2.10 dưới đõy ta chọn chuyển mạch thời gian tầng T1 hoạt động theo nguyờn tắc SWRR và chuyển mạch thời gian tầng T2 hoạt động theo nguyờn tắc RWSR, A truyền và nhận thụng tin dữ liệu trờn TS5, B truyền và nhận thụng tin dữ liệu trờn TS10, khe thời gian trung gian giữa T1-S và S-T2 được chọn là TS15, thụng tin điều khiển tại cỏc CMEM tầng T được viết tắt dưới dạng a(b) [a: chỉ số ngăn nhớ, b: nội dung ngăn nhớ] . Nội dung thụng tin trờn cỏc bộ nhớ CMEM được trỡnh bày vắn tắt như sau:
Hướng kết nối từ A-B qua SMEM 1(T1) – S – SMEM N (T2), cỏc bộ nhớ CMEM 1 (T1) và CMEM N (T2) cú nội dung tương ứng 15(5) và 15(10).
Hướng kết nối từ B-A qua SMEM N (T1) – S – SMEM 1 (T2), cỏc bộ nhớ CMEM N(T1) và CMEM 1 (T2) cú nội dung tương ứng 15(10) và 15(5).
Từ nội dung cỏc khối điều khiển chuyển mạch T như trờn hỡnh vẽ, ta nhận thấy hai khối