2.2.6.1: Giới thiệu
Ngắt là các phần cứng tích hợp trên IC hay do tác động bên ngoài và là do yêu cầu ngoại vi được truyền tới CPU nhằm đáp ứng những yêu cầu nhất định. Tác dụng của việc thiết kế ngắt trong vi xử lý nhằm tiết kiệm thời gian cho CPU. Trong nhiều trường hợp, vi xử lý cần phải thực hiện các nhiệm vụ trong thời gian ngắn và liên tục. Do đó để đáp ứng kịp thời sự kiện cần xử lý, CPU tiến hành thăm dò liên tục với các dự kiện để kiểm tra xem khi sự kiện xảy ra vi xử lý sẽ đáp ứng lại. Nhưng làm vậy rất lãng phí thời gian để CPU xử lý, mà khi đó cịn nhiều nhiệm vụ khác cần được thực hiện. CPU không thể kiểm tra thăm dò liên tục nhiều sự kiện trong cùng một lúc. Thực tế người ta tạo ra ngắt để CPU khơng phải thăm dị liên tục các sự kiện cần thiết để đáp lại các cơ chế khác nhau khi có một sự kiện khác xảy ra. Lúc đó CPU dừng cơng việc đang làm để chuyển sang xử lý hết sự kiện gây ra ngắt. Sau đó tiếp tục thực hiện nốt cơng việc đang làm dở (làm được vậy nhờ hoạt động của ngăn xếp).
xảy ra đồng thời và ưu tiên các ngắt xảy ra khác thời điểm, chen vào nhau. Khi đang thực hiện công việc ngắt ưu tiên nào cao hơn sẽ được xử lý trước.
Bảng 2.9: Các vector ngắt và số hiệu ngắt
Ngắt Cờ Địa chỉ vector Số hiệu Reset hệ thống RST 0000H
Ngắt ngoài 0 IE0 0003H 0 Timer 0 TF0 000BH 1 Ngắt ngoài 1 IE1 0013H 2 Timer 1 TF1 00B3H 3 Port nối tiếp TI hay RI 0023H 4 Timer 2 TX2 hoặc EXF2 00B3H 5
IC AT89S52 có 6 nguồn ngắt -Ngắt ngoài đến từ chân INT0 - Ngắt ngoài đến từ chân INT1 -Ngắt do timer 0
-Ngắt do timer 1 -Ngắt do timer 2 -Ngắt do Port nối tiếp
Ngắt ngoài xảy ra khi ở mức thấp hay gặp sườn xuống ở INT0, INT1 của vi điều khiển. Đây cũng là chức năng chuyển đổi của Port 3 trên 89S52 (P3.2-P3.3)
Còn ngắt cổng nối tiếp hoạt động khi cờ truyền TI hay cờ thu RI được đặt ở mức logic 1. Được truyền khi một ký tự đã nhận xong và đợi ở SBUF để được đọc.
Các ngắt cổng nối tiếp khác và ngắt timer: cờ làm ngắt cổng nối tiếp không bị thay đổi bằng phần cứng mà CPU chuyển tới ngắt vì 2 nguồn ngắt TI và RI.
6 nguồn ngắt này được xóa và cài đặt thơng qua các phần mềm với các bit trong thanh ghi ngắt IE, thanh ghi ưu tiên ngắt IP.
2.2.6.2: Thanh ghi cho phép ngắt IE (interrupt enable)
Bảng 2.10: Các vector ngắt và số hiệu ngắt
Bit Ký hiệu Địa chỉ bit Mơ tả(trong đó 1 là cho phép 0 là cấm ) IE.7 EA AFH Cho phép hay cấm toàn bộ
IE.7 - AEH Không được định nghĩa IE.7 ET5 ADH Cho phép ngắt từ timer 1 IE.7 ES ACH Cho phép ngắt từ port nối tiếp IE.7 ET1 ABH Cho phép ngắt từ timer 1 IE.7 EX1 AAH Cho phép ngắt ngoài 1 IE.7 ET0 A9H Cho phép ngắt từ timer 0 IE.7 EX0 A8H Cho phép ngắt ngoài 0
2.2.6.3:Thanh ghi ưu tiên ngắt IP (interrupt priority)
Bảng 2.11: Thanh ghi ưu tiên ngắt IP Bit Ký hiệu Địa chỉ bit Mô tả
IP.7 - Không được định nghĩa IP.7 - Không được định nghĩa IP.7 PT2 BDH Ưu tiên ngắt timer 2
IP.7 PX1 BAH Ưu tiên ngắt ngoài 1 IP.7 PT0 B9H Ưu tiên ngắt ngoài timer 0 IP.7 PX0 B8H Ưu tiên ngắt ngoài 0