Quan điểm thiết kế:
9 Theo tiêu chuẩn IEC về thiết kế lắp đặt tủđiện điều khiển.
9 Chắc chắn, có khả năng làm việc ở môi trường công nghiệp như rung động, chống
ăn mòn hóa học nhất định.
9 Bố trí thiết bị hiển thị, thao tác thuận tiện cho người vận hành.
9 Sử dụng phần mềm điều khiển loại phổ biến, thuận lợi cho người viết chương trình. 9 Các giao diện truyền thông theo chuẩn công nghiệp quốc tế.
9 Có khả năng nâng cấp phần cứng và phần mềm giúp cho việc mở rộng công suất dễ
dàng. Hệ tủđiện dạng môđun, hình 19.
9 Đầy đủ các tính năng bảo vệ đáp ứng hệ thống làm việc ổn định, tin cậy.
9 Các thiết bị vật tư là loại có sẵn, phổ biến trên thị trường đảm bảo rút ngắn thời gian phải dừng hệ thống khi sự cố hoặc khi đại tu sửa chữa.
Mô tả thiết kế phần tủ:
trang 53
trang 54
trang 55
trang 56
trang 57 IV.3.2. Chế tạo card (board) đo lường
IV.3.2.1. Đặc điểm của board đo lường:
- Đo dòng điện và điện áp 3 phase ởđầu ra của máy phát. - Đo dòng điện và điện áp một pha tại thanh cái.
- Tần số làm việc bình thường 16 2/3Hz, 50Hz, 60Hz. - Đầu vào điện áp có trở kháng cao và không cách li. - Xử lý tín hiệu số với bộ DSP (Digital Signal Processor).
- Có chức năng giám sát diode chỉnh lưu.
- Điều khiển công suất hệ thống (PSS- Power System Stabilizer). - Phát hiện lỗi biến thế (PT) và các chức năng giám sát khác. - Có mạch cấp nguồn trên board và có thể cấp nguồn cho COB. IV.3.2.2. Mô tả:
Card đo (MUB) thực hiện các phép đo với DSP. Tất cả các tín hiệu đo sẽ đựoc lấy mẫu bới ADC và được xử lý bởi DSP. Các thông số sau sẽđược tính toán từ các tín hiệu đo: - Điện áp máy phát Ug. - Dòng điện máy phát Ig - Công suất tác dụng P và công suất phản kháng Q. - I*sinϕ và I*cosϕ. - cosϕ. - Tần số f, f(Ep). - Upss.
Các giá trị sau được giám sát thêm: - Điện áp máy phát Ug.
- Kiểm tra Diode của kích từ quay.
Tất cả các thông số trên được trao đổi với COB qua Dual-port RAM.
trang 58 IV.3.2.3. Sơđồ cấu trúc chung của board đo lường:
trang 59 IV.3.2.4. Mô tả chức năng của các khối:
a) Cấp nguồn: MUB được cấp nguồn 24 VDC và biến đổi ra thành tất cả các điện áp ra cần thiết như +5V, +3.3V, ±15V cho tất cả các mạch đo lường và cho board điều khiển. Tổng công suất các nguồn 45W.
b) Đầu vào tương tự: Cho phép đo dòng điện và điện áp của mày phát và thanh cái.
Đầu vào điện áp:
* Điện áp máy phát: (adsbygoogle = window.adsbygoogle || []).push({});
- Vào điện áp 3 phase. 100...110...120VAC - Điện áp vào danh định Un: 0....180 VAC
- Dải điện áp vào: 0...163% - Tần số danh định fn: 16 2/3, 50, 60 Hz - Dải tần sốđầu vào: 10...120 Hz - Số kênh: 3 kênh - Điện trở vào: 5 MΩ * Điện áp thanh cái US-T:
- Vào điện áp 3 phase. 100...110...120VAC - Điện áp vào danh định Un: 0....180 VAC - Dải điện áp vào: 0...163% - Tần số danh định fn: 16 2/3, 50, 60 Hz - Dải tần sốđầu vào: 10...120 Hz - Số kênh: 1 kênh - Điện trở vào: 5 MΩ * Độ chính xác: - Độ chính xác (ởđiện áp danh định) < 0.5% - Độ phân giải < 0.1% - Độ tuyến tính < 0.5%
* Đầu vào áp có trở kháng cao, qua mạch chia áp và khuyếch đại vi sai. UG-R, UG-S, UG-T được đo. Điện áp được đưa qua mạch lọc trước khi đi vào ADC và được xử lý bằng DSP. Điện áp có thểđược đo theo hai cách.
trang 60 Khi đo một pha hệ thống 3 pha có thểđược tính toán bằng phương pháp vector. Bộ lọc thông thấp có đáp ứng tần 3dB ở 130Hz. Đầu vào dòng điện: * Dòng điện máy phát: - Dòng điện định mức 1/5 AAC - Dải đo dòng điện 0...1.5/7.5 AAC - Dải dòng điện vào 0...150% - Quá tải < 1s 25 AAC - Tần số danh định fn: 16 2/3, 50, 60 Hz - Dải tần sốđầu vào: 10...120 Hz - Số kênh: 3 kênh
* Dòng điện thanh cai IR:
- Dòng điện định mức 1/5 AAC - Dải đo dòng điện 0...1.5/7.5 AAC - Dải dòng điện vào 0...150% - Quá tải < 1s 25 AAC - Tần số danh định fn: 16 2/3, 50, 60 Hz - Dải tần sốđầu vào: 10...120 Hz - Số kênh: 1 kênh * Độ chính xác: - Biến dòng kiểu T60404-N4644-X300 1..5:1000 - Độ chính xác ( tại giá trị dòng danh định) < 0.5% - Độ phân giải < 0.1% - Độ tuyến tính < 0.5% - Sai pha tại 50Hz 0.4o tại 60Hz 0.5o tại 120Hz 1.0o
* Dòng máy phát và dòng thanh cái được đo bằng biến dòng tỉ lệ 5:1000. Khoảng đo có thể chọn là 1A và 5A. Tín hiệu đo được đưa qua bộ lọc sau đó đưa vào ADC và xử lý bằng DSP.
trang 61 Khi đo một pha hệ thống 3 pha có thểđược tính toán bằng phương pháp vector. Bộ lọc thông thấp có đáp ứng tần 3dB ở 130Hz.
c) Bộ biến đổi ADC:
Bộ biến đổi ADC xử dụng MAX125 của hãng Maxim có độ phân giải 14 bít, 2x4 kênh
được lấy mẫu đồng thời và được biến đổi lần lượt sau đó. Vì vậy dữ liệu đo là phù hợp. MAX125 có các đặc điểm chính sau:
- 4 kênh lấy mẫu đồng thời với 2 nhóm đầu vào có thể chọn ( 8 đầu vào đơn). - Thời gian biến đổi 3µs cho một kênh.
- Tốc độ lấy mẫu: 250 ksps ( 1 kênh) 142 ksps ( 2 kênh) 100 ksps ( 3 kênh) 76 ksps ( 4 kênh). - Dải điện áp đầu vào: ±5V - Bảo vệ cho các đầu vào: ±17V - Nguồn cung cấp: ±5V
- Điện áp chuẩn bên trong 2.5V hay sử dụng điện áp chuẩn ngoài. - Giao tiếp với DSP qua giao diện song song tốc độ cao.
trang 62
Hình IV.33: Sơđồ chức năng của ADC
d) Đo tần số:
Tần số được đo bằng mạch logic khả trình (PLD). Có 2 bộ so sánh sẽ phát hiện điểm Zero của điện áp. Tín hiệu sẽ được truyền tới PLD và nó đếm thời gian giữa các điểm Zero. 6 giá trị sẽ được truyền tới DSP theo chu kỳ. DSP sẽ lấy giá trị trung bình của 6 giá trị cuối cùng.
trang 63
Hình IV.34: Nguyên lý đo tần số
e) Giao diện với board điều khiển (COB):
Giao tiêp với COB được thực hiện thông qua dual-port RAM đặt trên MUB. Việc truỵ
nhập dữ liệu được thực hiện bởi các tín hiệu điều khiển.
Dual-port RAM sử dụng chip DS1609 của Dallas semiconductor, nó có các đặc điểm sau:
- Có 256 byte bộ nhớ dual-port.
- Bus địa chỉ và dữ liệu multiplexed cho phép số chân ít. - Bộ nhớ dual-port cho phép truy nhập mà không bị xung đột. - Mỗi một cổng có các tín hiệu điều khiển RAM chuẩn.
- Thời gian truy nhập nhanh.
- Công nghệ CMOS giúp tiết kiệm điện. - 24 chân DIP hay SOIC.
- Tương thích với cả tín hiệu TTL và CMOS. (adsbygoogle = window.adsbygoogle || []).push({});
- Hoạt động trong dải nhiệt độ cho thiết bị công nghiệp -400C - +850C. Sơđồ khối của DS1609 như sau:
trang 64 Sơđồ chân của IC DS1609:
Hình IV.36: Sơđồ chân của IC DS1609
f) Cổng lập trình:
JTAG/OnCE cho phép phát triển và kiểm tra trên board. g) Giám sát lỗi:
Các mức điện áp sau sẽđược giám sát:
Mạch watchdog sẽ phát ra tín hiệu ngắt nếu nó không được reset bởi DSP trong khoảng 1,4 s.
trang 65 h) Nguyên lý của PSS 2B theo tiêu chuẩn IEEE Std.421-5:
trang 66 i) Nguyên lý của giám sát diode trong kích từ quay:
trang 67 j) Nguyên lý của việc giám sát PT:
trang 68 IV.3.2.5. Mô tả DSP TMS320VC5510:
a) Đặc điểm chung của DSP TMS320VC5510:
- Tính năng cao, công suất tiêu thụ nhỏ, xử lý dữ liệu dấu phảy tĩnh. + Thời gian thực hiện lệnh 6.5/5 ns.
+ Tần số Clock 160/200 MHz.
+ 1/2 lệnh thực hiện trên một chu kỳ.
+ Hai bộ nhân ( tới 400 triệu lệnh nhân trên 1s). + Có hai khối toán học/logic (ALU).
+ Một Bus bộ nhớ chương trình bên trong chip. + Có 3 Bus dữ liệu trong cho thao tác đọc toán hạng. + Có 2 Bus dữ liệu trong cho tháo tác ghi toán hạng. - Bộ nhớ Cache cho lệnh 24Kbyte.
- 160K *16 bit RAM trên chip bao gồm:
+ 8 khối 4K*16 bit Dual access RAM (DARAM)(64Kbyte). + 32 khối 4K*16bit Single access RAM(SARAM)(256Kbyte).
- 16K*16bit ROM trên chip (32Kbyte).
- 8M*16 bit không gian địa chỉ bộ nhớ ngoài. - Giao diện 32 bit với bộ nhớ ngoài:
+ Asynchronous Static RAM (SRAM). + Asynchronous EPROM.
+ Synchronous DRAM (SDRAM)
+ Synchronous burst SRAM (SBSRAM) - Ngoại vi trên chip bao gồm:
+ 2 bộ thời gian 20 bit.
+ 6 kênh điều khiển truy nhập trực tiếp bộ nhớ (DMA). + 3 cổng truyền thông nối tiếp.
+ Cổng giao diện song song 16 bit.
+ Mạch vòng khoá pha số (DPLL) có thể lập trình được để phát Clock. + 8 chân vào ra đa mục đích.
- Cổng JTAG. - IC 240 chân BGA.
- 3.3 V cho tín hiệu vào ra. - 1.6 V cho lõi xử lý. (adsbygoogle = window.adsbygoogle || []).push({});
trang 69 b) Sơđồ tổng quan các chức năng của DSP:
Hình IV.40: Sơđồ tổng quan các chức năng của DSP
Tổ chức bộ nhớ: 5510 có tổng 352 Kbyte bộ nhớ trên chip. Bộ nhớ chương trình và dữ
liệu có thể thực hiện trên cùng một địa chỉ vật lý.
* Dual Access RAM (DARAM) trên chip: DARAM trên chip được đặt trong dải địa chỉ
000000h-00FFFFh chia thành 8 khối 8K. Mỗi một khối DARAM có thể thực hiện 2 truy nhập trong một chu kỳ ( 2 đọc, 2 ghi, 1 đọc và 1 ghi). DARAM có thể truy nhập bởi Bus chương trình, dữ liệu hay DMA.
trang 70
Bảng IV3: Mã địa chỉ ô nhớ của DARAM
* Single Access RAM (SARAM) trên chip: SARAM được đặt trong dải địa chỉ 010000h - 04FFFFh chia thành 32 khối 8K.Mỗi một khối DARAM có thể thực hiện 1 truy nhập trong một chu kỳ. DARAM có thể truy nhập bởi Bus chương trình, dữ liệu hay DMA.
Bảng IV4: Mã địa chỉ ô nhớ của SARAM
* ROM trên chip: ROM được đặt trong dải địa chỉ FF8000h - FFFFFFh khi MPNMC=0 trong quá trình RESET. Nó được đặt trong một khối 32K. Khi MPNMC=1 trong quá trình RESET thì ROM không cho phép và không tồn tại trong không gian nhớ của DSP và vùng nhớ trên được dành cho bộ nhớ ngoài.
trang 71
Bảng IV5: Mã địa chỉ ô nhớ của ROM
* Cache lệnh: 24kbyte Cache lệnh được sử dụng theo 3 cấu hình: - Chỉ một khối cache 2 đường.
- Một khối cache 2 đường và một khối RAMSET. - Một khối cache 2 đường và hai khối RAMSET. * Sơđồ bộ nhớ của DSP: DSP được tổ chức như sau.
trang 72 * Bootloader: Bootloader trên chip cung cấp cách để truyền mã lệnh từ bên ngoài tới RAM trên chip khi bật nguồn. 5510 cung cấp một vài cách nạp chương trình tới hệ
thống.