Thực hiện thiết kế

Một phần của tài liệu đề tài “ tích hợp thuật toán mật mã rijndael trên FPGA” (Trang 65 - 71)

Công cụ thiết kế

•Phần mềm: Sử dụng công cụ phát triển cho thiết kế logic ISE 9.2i của XILINX, đây là môi trường phần mềm tích hợp, cho phép tạo các sản phẩm thiết kế và nhập các thiết kế vào thiết bị đã được chương trình hóa của Xilinx. Có hỗ trợ các loại ngôn ngữ mô tả phần cứng và các thiết bị phần cứng.

•Xây dựng chương trình các modul của thuật toán bằng ngôn ngữ mô tả phần cứng VHDL.

Phương pháp thiết kế một Modul bằng ngôn ngữ mô tả phần cứng VHDL trên phần mềm ISE 9.2i

• Nhập thiết kế:

Chọn Start->Program->Xilinx ISE 9.2i->Project Navigator. Giao diện làm việc như hình 3.9.

Hình 3.9. Giao diện làm việc của ISE 9.2i

Tạo một project mới: Chọn File ->New project, xuất hiện cửa sổ như

hình 3.10. Đặt project name là Doan_TN.

Nhấn nút Next xuất hiện của sổ như hình 3.11, cửa sổ này cho phép bạn chọn các loại thiết bị phần cứng dùng để lập trình.

Hình 3.11. Cửa sổ chọn các loại thiết bị phần cứng

Nhấn nút Next xuất hiện cửa sổ như hình 3.12, để tạo một file chương trình trên cử sổ hình 3.12 nhấn nút new Source xuất hiện cửa sổ chọn các kiểu file cần tạo, để tạo một gói (package) chọn VHDL Package, đặt tên của gói là package, còn nếu muốn tạo một modul thì chọn VHDL Module như ở Hình 3.13 là cách tạo một gói.

Hình 3.12. Cửa sổ tạo một new file nguồn

Hình 3.13. Cửa sổ chọn mã soản thảo chương trình

Nếu chọn VHDL Module để tạo một modul, nhấn nút Next sẽ xuất hiện cửa sổ như hình 3.14, cửa sổ này cho phép bạn tạo một thực thể. Bạn nhập các cổng, chọn cổng là cổng vào ( in), cổng ra ( out) hoặc cổng cả vào và ra (inout).

Hình 3.14. Cửa sổ tạo một thực thể

Bạn nhấp nút Next, sau đó cửa sổ làm việc như hình 3.15, ở đây bạn có thể viết các câu lệnh theo thiết kế của bạn để tạo một Modul.

•Mô phỏng chức năng của hệ thống

Sau khi thiết kế xong một hệ thống theo các bước như trên, chúng ta có thể chạy thử hệ thống xem kết quả có như kết quả cần đạt được của bản thiết kế hay không. Chọn project -> new source, xuất hiện cửa sổ như hình

3.13 chọn Test Bench WaveForm, rồi đặt tên Test, tiếp theo nhấn nút Next

xuất hiện cửa sổ như hình 3.16, đây là cửa sổ khởi tạo tín hiệu Clock, nhấn nút Finish chuẩn bị chạy mô phỏng.

Hình 3.16 Cửa sổ khởi tạo tín hiệu Clock

Hình 3.17. Cửa sổ khởi tạo quá trình mô phỏng

Trong cửa sổ hình 3.17 nhập các giá trị đầu vào như hình vẽ, rồi nhấn kích chuột phải vào Simulate Behavioral Model, kích chuột trái vào Run thì chương trình sẽ được chạy mô phỏng.

Một phần của tài liệu đề tài “ tích hợp thuật toán mật mã rijndael trên FPGA” (Trang 65 - 71)

w