I..Thiết kế bằng phương pháp To pDown design :
Ta dùng phương pháp TopDown Design để thiết kế một khối, mà khối này ta dùng ngơn ngữ VHDL để thiết kế và mơ phỏng trên phần mềm Foundation. Khối này thực hiện chức năng lấy dữ liệu FSK, đếm thời gian đàm thoại và chuyển chúng sang máy tính dể máy tính xử lý. Để thiết kế khối này ta phân chia khối này ra thành 6 khối nhỏ (khối Ser-Par, MuxData, Buffer, Uart2d, Timer, Controlbus) đơn giản và dễ thiết kế hơn, mỗi khối nhỏ thực hiện một chức năng riêng và khi kết nối chúng lại ta sẽ tạo ra khối cần thiết kế, các khối nhỏ này đơn giản ta cĩ thể dùng ngơn ngữ VHDL để thiết kế. Chỉ cĩ khối UART2D cịn khá phức tạp việc thiết kế trực tiếp khối này bằng VHDL khá khĩ khăn nên ta tiếp tục chia nhỏ nĩ ra thành 6 khối nhỏ hơn (Ser-par, Muxuart, Rwbuf (sử dụng 2 lần), Demuxuart, Par-ser) để tiện cho việc thiết kế. Việc phân chia này ta cĩ thể minh họa như hình vẽ sau:
Quá trình phân chia như trên là rất cần thiết, nĩ đảm bảo cho việc thiết kế khối lớn chính xác và dễ dàng. Việc kiểm nghiệm kết quả đơn giản hơn tạo thuận lợi cho người thiết kế kiểm tra kết quả thiết kế sau khi đã thiết kế xong.
III..Chức năng và hoạt động các khối: 1..CMX602A:
Là khối nhận tín hiệu từ đường dây điện thoại, phát hiện chuơng, đảo cực, điều chế tín hiệu FSK thành dạng tín hiệu data ở mức logic và xuất qua chân RXD để đến bộ chuyển từ serial sang parallel.
2..Line detect:
Là khối phát hiện trạng thái nhấc gác máy của thuê bao, tín hiệu đảo cực trên đường dây điện thoại.
3..Clock:
Khối này nhận xung clock 3.579545MHz được cấp từ thạch anh và chia tần số để cĩ được các tín hiệu clksec cĩ tần số 1Hz (để cấp cho bộ đếm giờ), tín hiệu clkfsk tần số 1200Hz (để cấp cho CMX602A khi nhận được tín hiệu yêu cầu từ CMX602A :chân IRQN xuống thấp), và clk8fsk tần số 150Hz để cấp cho các khối để đồng bộ xung nhịp.
4..Serpar:
Là khối nhận data đi ra ở chân RXD của CMX602A ở dạng nối tiếp và chuyển nĩ sang dạng song song để qua Mux_data vào bộ đệm dữ liệu.
5..Timer:
Nhận các tín hiệu điều khiển và bắt đầu đếm giờ từ lúc cuộc gọi được thiết lập cho đến khi kết thúc. Đầu ra là data dạng 8 bit song song, và một alarm để báo cho khối điều khiển biết sự thay đổi dữ liệu ở đầu ra.
6..Mux_data: CMX 602A FSK Line detect Clock Serpar Mux data Timer Buffer Controlbus UART2D
Sơ đồ khối mạch thiết kế
Là bộ chọn data. Đầu vào là FSK đã chuyển sang dạng song song, data của bộ đếm giờ (giờ, phút, giây) của khối Timer. Đầu ra là data 8 bit song song, là một trong những data vào tuỳ thuộc vào đầu vào điều khiển driver.
7..Buff:
Là bộ đệm dữ liệu, đọc dữ liệu từ đầu ra của mux_data, lưu vào các địa chỉ cố định và chờ yêu cầu từ bộ giao tiếp UART.
8..UART:
Khối giao tiếp với máy tính qua cổng COM, thu phát đồng dị bộ. Nhận dữ liệu từ buffer, tín hiệu điều khiển từ bộ xử lí và từ máy tính qua cổng COM để hoạt động. 9..Controlbus:
Khối này là bộ điều khiển các khối khác hoạt động. Nĩ nhận vào các tín hiệu từ line detect, clock và phân cơng việc cho các khối khác.
Ơû đây, trong đề tài này chúng em dùng mạch điện tử cho hai khối CMX602A để nhận biết chuơng, nhận và giải điều chế tín hiệu FSK; và mạch nhận biết trạng thái đường dây Line detect (nhận biết trạng thái nhấc gác máy của thuê bao và nhận biết đảo cực). Các khối cịn lại thì chúng em thiết kế bằng VHDL và cho chạy mơ phỏng trên phần mềm Xlinx Foundation Series 2.1i.
CHƯƠNG II: THIẾT KẾ MẠCH CHI TIẾT
I..Giới thiệu các linh kiện điện tử sử dụng trong mạch: 1..IC CMX602A (Calling Line Indentif ier) :
a..Sơ đồ khối: b..Sơ đồ chân: XTAL 1 16 Vdd XTALN 2 15 RXD RD 3 14 RXCK RT 4 13 DET AOP 5 12 IRQN INV 6 11 ZP NINV 7 10 MODE Vss 8 9 Vbias
Xtal Osc and Clock divider Power Supply Circuits Bandpass Filter Bandpass Filter Bandpass Filter Bandpass Filter Bandpass Filter Bandpass Filter AOP RD NINV Vdd Vbias Vss RD XTAL XTALN MODE RXD RXCK DET ZP RXCK
Pin1 XTALN (O/P) Ngõ ra của bộ dao động đảo. Pin2 XTAL (I/P) Ngõ vào của bộ dao động đảo.
Pin3 RD (I/P) Ngõ vào của chuơng hay phát hiện đảo cực. Pin4 RT (BI) Ngõ ra hở, ngõ vào Schmitt trigger làm bộ phận
của chuơng (Line Polarity Reversal Detector). Một điện trở bên ngồi nối Vdd và một tụ nối Vss cùng mắc vào RT để lọc và mở rộng tín hiệu vào cho RD.
Pin5 AOP (BI) Ngõ ra của bộ khuếch đại tín hiệu vào. Pin6 INV (I/P) Ngõ vào đảo của bộ khuếch đại tín hiệu vào. Pin7 NINV (I/P) Ngõ vào khơng đảo của bộ khuếch đại tín hiệu
vào.
Pin8 Vss (Power) Nguồn âm nối đất.
Pin9 Vbias (O/P) Aùp phân cực được tạo ra bên trong bằng Vdd/2 khi thiết bị khơng ở mode “Zero Power”.
Pin10 MODE (I/P) Ngõ vào dùng để chọn mode.
Pin11 ZP (I/P) Mức cao ngõ nhập này chọn mode “ZeroPower”. Mức thấp mở nguồn Vbias cho bộ khuếch đại tín hiệu vào, bộ lọc thơng (BandPass Filter) và cho phép nhận FSK hay Tone Alert phụ thuộc vào ngõ nhập Mode.
Pin12 IRQN (O/P) Ngõ ra tích cực mức thấp cĩ thể được dùng làm ngõ nhập Interrupt Request/Wake up cho bộ xử lý. Nên nối ngõ ra này với Vdd qua một điện trở. Pin13 DET (O/P) Ngõ ra mức logicđược lái bởi chuơng hay Line
Polarity Detect, Tone Alert Detect hay mạch phát hiện FSK tuỳ thuộc vào Mode hoạt động. Pin14 RXCK (I/PS) Ngõ nhập dùng làm clock cho các bit data nhận
được từ khối FSK Retiming.
Pin15 RXD (O/P) Ngõ ra ở mức logic, là ngõ ra của bộ giải mã điều chế FSK (FSK Demodulatior) hoặc các ký tự 8 bit được định thời lại tuỳ thuộc vào trạng thái RXCK.
Pin16 Vdd (Power) Nguồn điện dương, các mức logic và áp thềm bên trong IC tỉ lệ với điện áp này.
c..Mơ tả to ång quát :
+Mức logic điều khiển mode:
Mode hoạt động của CMX602A, các ngõ ra DET và IRQN được xác định bằng các mức logic được đưa vào các chân nhập MODE và ZP.
ZP MODE Mode DET
0 0 Tone Alert Detect Tone Alert Signal Detect
0 1 FSK Receiver FSK Level Receiver
1 x “Zero Power” Ring or Line Polarity reversal +Khuếch đại tín hiệu nhập (Input Signal Amplif ier) :
Bộ khuếch đại này dùng để chuyển các tín hiệu FSK cân bằng nhận được trên đường dây điện thoại thành các tín hiệu khơng cân bằng cĩ biên độ đúng cho mạch nhận FSK.
Bộ khuếch đại tín hiệu vào với ngõ nhập cân bằng. +Phương trình thiết kế cho mạch này là:
Độ lợi áp vi phân: VAOP/V(b-a)=R8/R6 R6=R7=470Kohm; R10=160Kohm
R9=R8xR10/(R8-R10)
Độ lợi áp vi phân cuối cùng phụ thuộc vào mức tín hiệu mong muốn giữa dây A và B và mức thềm của CMX602A ( mức này tỉ lệ với áp nguồn) CMX602A được thiết kế để đáp ứng các đặc tính ứng dụng với: R8 = 430Kohm ở VDD=3V. 680Kohm ở VDD=5V R9 = 240Kohm ở VDD=3V 200Kohm ở VDD=5V Vbias NINV INV R8 R9 R7 C6 C7 R10 AOP Vss R6
Bộ khuếch đại tín hiệu nhập cịn được dùng với nguồn tín hiệu khơng cân bằng. Giá trị R6 và R8 giống như trường hợp ngõ nhập cân bằng.
+Bộ lọc thơng (Bandpass Filter):
Bộ lọc thơng dùng để triệt tiêu các tín hiệu nhiễu nếu khơng chúng cĩ thể đi đến mạch FSK Demodulatior, Tone Alert Detector và Level Detector.
+Level Detec r :to
Khối này hoạt động bằng cách đo mức tín hiệu ở ngõ ra của bộ lọc thơng và so sánh nĩ với mức thềm, mức thềm phụ thuộc vào việc chọn lựa mode FSK Receive hay mode Tone Alert Detector.
Ơû mode Tone Alert Detector, ngõ ra của khối Level Detector cung cấp ngõ ra cho bộ
Tone Alert Signal Detector.
Ơû mode FSK Receive, ngõ ra DET của CMX602A sẽ được set lên cao khi mức này vượt cao hơn mức thềm trong một khoảng thời gian đủ lâu. Việc tạo trễ thời gian và biên độ được dùng để làm giảm sự nhấp nhơ của tín hiệu ở ngõ ra DET.
Chú ý ở mode FSK Receive mạch này cũng đáp ứng với những tín hiệu khơng thuộc
dạng FSK như tiếng nĩi.
+Giải điều chế FSK (FSK Demodulato r) :
Khối này chuyển đổi tín hiệu nhập FSK 1200 baud thành tín hiệu data ở mức logic và xuất qua chân RXD miễn là chức năng DataRetiming được phép. Khi khơng cĩ tín hiệu FSK hợp lệ, bộ giải điều chế cĩ thể diễn dịch sai lời nĩi và các tín hiệu vượt trội khác.
+Định thời data FSK (Data Retiming):
Khối Data Retiming tách ra tám bit data của mỗi từ từ chuỗi data bất đồng bộ nhận được và đưa chúng vào bộ xử lí dưới sự điều khiển của các xung nhịp được đưa vào ngõ nhập RXCK. Khối này dựa trên cơ sở từng kí tự bằng cách tìm mark để tách khoảng các bước chuyển báo hiệu bắt đầu bằng bit start. Sau đĩ dùng mốc này để tham chiếu thời gian, lấy mẫu ngõ xuất của bộ FSK Demodulator ở khoảng giữa các bit data trong tám bit nhận được tiếp theo, lưu trữ kết quả trong thanh ghi dịch chuyển tám bit bên trong.
Khi bit thứ tám vừa được đưa vào thanh ghi dịch, CMX602A xem xét ngõ nhập RXCK, nếu nĩ ở mức thấp thì ngõ xuất IRQN sẽ được kéo xuống thấp và bit data đầu tiên sẽ được đặt trên chân xuất RXD. Khi phát hiện ngõ xuất IRQN đi xuống thấp thi bộ xử lí sẽ đưa chân RXCK lên tám lần. Bước chuyển cao xuống thấp ở cuối xung thứ bảy sẽ được CMX602A dùng để dịch bit data kế tiếp từ thanh ghi lên ngõ ra RXD. Ngõ xuất IRQN sẽ được clear lúc ngõ nhập RXCK lên cao lần đầu.
AOPNINV NINV INV R8 C6 Vss R6 Vbias
Do đĩ để thể hiện chức năng Data Retiming, ngõ nhập RXCK phải được giữ ở mức thấp cho đến khi ngõ xuất RXCK xuống thấp. Nếu khơng cần chức năng Data Retiming thì ngõ nhập RXCK phải được giữ ở mức cao.
Hạn chế duy nhất là khi định thời dạng sĩng RXCK được biểu diễn trên hình trên cần hồn thành quá trình truyền tám bit đến bộ xử lí trong vịng 8.3ms. Ngồi ra, khối Data Retiming sẽ dịch tín hiệu FSK Channel Seizure thành các từ hợp lệ với giá trị 55 (hex). Tương tự nĩ cũng cĩ thể diễn dịch tiếng nĩi hay những tín hiệu khác thành những kí tự ngẫu nhiên.
Nếu khơng cần Data Retiming thì thì ngõ nhập RXCK vào CMX602A phải được giữ ở
mức cao. Do data bất đồng bộ từ FSK Demodulator, lúc đĩ sẽ được nối trực tiếp ra ngõ xuất RXD và ngõ xuất IRQN sẽ khơng được tích cực bởi tín hiệu FSK. Trường hợp này minh họa như hình sau:
+ ne Alert DetecTo to r :
Khối này được cho phép khi CMX602A được đặt ở mode Tone Alert Detect. Lúc đĩ nĩ sẽ theo dõi tín hiệu nhận được xem cĩ các tone 2130 và 2750Hz ở mức đủ cao và thời gian đủ lâu khơng.
Hai bộ lọc thơng ở 2130 và 2750Hz được dùng trong khối này để loại bỏ tín hiệu cản trở.
Ngõ xuất DET của CMX602A được đặt ở cao trong khi tín hiệu Tone Alert được phát hiện. RXCK Input IRQN Output RXDOutput STOP 8 7 6 5 4 3 2 1 START Receiver charracter “n” Output of FSK demodulatior Data Retiming FSK hoạt động với Data Retiming
STOP 8 7 6 5 4 3 2 1 START Receiver charracter “n” Output of FSK demodulatior STOP 8 7 6 5 4 3 2 1 START Receiver charracter “n” RXD Output
Khi ngõ xuất DET xuống thấp ở cuối tín hiệu Tone Alert, nếu ngõ xuất DET ở cao trong khoảng thời gian nằm trong thời lượng TqCAS thì ngõ xuất IRQN sẽ được kéo xuống thấp cho đến khi CMX602A được chuyển khỏi mode Tone Alert. Chú ý rằng thời lượng TqCAS được lấy toái ưu để phát hiện các tín hiệu Tone Alert từ 75ms đến 85ms được dùng trong các tín hiệu “on hook”.
+Mạch phát hiện chuơng trên đường dây (Ring Detecto r) :
Mạch này dùng để phát hiện cĩ tín hiệu chuơng hay đảo cực trên đường dây kết hợp với Protocol Calling Identification (sẽ trình bày ở phần sau).
Khi khơng cĩ tín hiệu trên đường dây, RD ở mức Vss và RT được kéo lên Vdd. Khi đĩ ngõ ra của “Schmitt Trigger B” ở mức thấp.
Khi cĩ tín hiệu chuơng trên đường dây, như một áp AC đưa liên tiếp vào A, B và sẽ đi qua C3 và R3 hoặc C4 và R4 để xuất hiện ở đầu trên R1 dưới dạng được chỉnh lưu và suy giảm.
Tín hiệu ở điểm X được làm suy giảm thêm bởi bộ phân áp được hình thành bởi R1 và R2 trước khi được đưa vào ngõ nhập RD của CMX602A. Nếu biên độ của tín hiệu xuất hiện ở RD lớn hơn thềm ngõ nhập (Vthi) của “Schmitt Trigger A” thì tranzitor N nối với RT sẽ được mở, kéo áp ở RT xuống Vss bằng cách xả tụ C5 bên ngồi. Ngõ xuất của “Schmitt Trigger B” lúc đĩ sẽ lên cao, tích cực ngõ xuất của DET hoặc IRQN tuỳ thuộc vào trạng thái của ngõ nhập ZP, MODE.
Biên độ toái thiểu của tín hiệu chuơng mà chắc chắn sẽ được phát hiện là: (0.7+Vthi*[R1+R2+R3]/R2)*0.707Vrms
với Vthi là áp ngưỡng lên cao của “Schmitt Trigger A”. A D1 R2 R4 C5 R1 ZP Vss D4 D2 D3 B R3 C3 C4 R5 Vdd RD A B RT MODE IRQN DET X
+Xtal Osi và Clock Dividers:
Độ chính xác của tần số và thời gian của CMX602A được xác định bằng các clock 3.579545MHz cĩ ở pin XTAL. Clock này được tạo ra bằng bộ dao động đảo trên chip dùng các thành phần bên ngồi C1 và C2 và X1 của hình dưới đây và cĩ thể được cung cấp từ nguồn bên ngồi vào ngõ nhập XTAL, trong trường hợp này C! và C2 khơng được gắn vào.
Bộ dao động bị tắt ở mode “Zero Power”. Nếu clock được cung cấp từ nguồn ngồi mà chạy khơng thường xuyên thì ngõ nhập ZP sẽ được đưa lên cao khi clock khơng cĩ. Chú ý trường hợp này cĩ thể tạo trạng thái khơng xác định ở ngõ ra RXD, DET,IRQN.
+Ưùng dụng:
Hệ thống được mơ tả trong phần này hoạt động khi máy điện thoại đang ở trạng thái “on_hook” (gác máy) để hiển thị số máy gọi tới trước khi người nhận điện quyết định cĩ trả lời hay khơng.
2..IC 4N35 (OPTRON COUPLER): a..Sơ đồ:
b..Cấu tạo và hoạt động: IC 4N35 bao gồm một led hồng ngoại và một tranzitor
quang đặt kín trong vỏ plastic. Khi cĩ dịng điện chạy qua led sẽ phát quang, mở dịng cho
tranzitor. Nĩ như là cơng tắc cho mạch điện mà cần cĩ sự cách ly điện thế.
