b. Mođ tạ leơnh Z80:
2.3.1 Thiêt kê KIT Z80 cháy đoơc laơp.
Bước 1:
Chĩn RAM có dung lượng 32 Kb (62256) làm boơ nhớ chính. Chĩn ROM có dung lượng 32 Kb (27256) làm boơ nhớ chương trình.
Như vaơy các đường địa chư cụa boơ nhớ chính sẽ goăm A0 - A14. Các đường địa chư này sẽ được nôi trực tiêp đên các đường địa chư tương ứng cụa Z80 CPU. Đoăng thời các đường data từ D0 - D7 cũng sẽ được nôi trực tiêp đên các đường data tương ứng cụa Z80 CPU.
Đeơ cách ly Addr bus cụa ROM chương trình với Addr bus cụa Z80 CPU, dùng 2 IC đeơm tuyên dữ lieơu 1 chieău 74LS244. Lý do cách ly là đeơ tránh trường hợp va chám tuyên địa chư trong thời gian truy xuât ROM chương trình từ máy tính và trong thời gian Z80 truy xuât chương trình khi hốt đoơng.
Bước 2: Thiêt kê mách giại mã địa chư.
Đeơ giại mã địa chư cho mách ứng dúng đoăng thời dùng cho vieơc mở roơng KIT sau này, mách được thiêt kê dư ra moơt sô đường địa chư.
Các IC giại mã 74LS139 và 74LS138 được dùng.
ROM chương trình sẽ có địa chư trong khoạng từ 0000H - 7FFFH.
Boơ nhớ RAM sẽ có địa chư trong khoạng từ 8000H - FFFFH.
Bước 3: Thiêt kê mách nhaơn và phát các mức logic đên các coơng xuât nhaơp đơn giạn.
Dùng 1 IC đeơm tuyên 2 chieău 74LS245 (nhưng chư sử dúng 1 chieău) đeơ nhaơn các mức logic từ các SW được đaịt ở ngõ vào. CS cụa IC này được nôi đên đường địa chư 04H (CS1).
Đeơ xuât các mức logic từ CPU ra các thiêt bị ngoài (ở đađy là các LED chư thị), dùng 1 IC cài 74LS574. CS cụa IC này được nôi đên đường địa chư 00H (CS0).
Đường data bus cụa 2 IC 74LS574 (U14) và 74LS245 (U15) được nôi với data bus cụa Z80 CPU thođng qua IC đeơm tuyên 2 chieău 74LS245 (U13).
