I. Định nghĩa và phân loại
7.Thời gian truyền đạt và thời gian quá độ
Có hai khoảng thời gian đặc trng cho từng họ logic, trong đó thời gian truyền đạt là tham số quan trọng hơn. Nó là khoảng thời gian giữa thời điểm thay đổi mức logic vào và thời điểm xuất hiện thay đổi mức logic ra tơng ứng. Nó sẽ xác định tốc độ lớn nhất của toàn mạch. Thời gian quá độ xác định tốc độ chuyển mức của tín hiệu ra.
Thông thờng, mỗi linh kiện số sẽ phải chỉ rõ các thời gian truyền đạt sau: tPHL : thời gian trễ với đầu ra chuyển từ mức cao xuống thấp.
tPLH : thời gian trễ với đầu ra chuyển từ mức thấp lên cao.
Các thời gian trễ này, phải đợc đo giữa các mức ngỡng cụ thể, trong hầu hết các trờng hợp, trùng với 50% khoảng thay đổi tín hiệu.
Tham số này chủ yếu dùng cho việc thiết kế các hệ thống logic vì khi kết quả thay đổi, thời gian sẽ phải xác định theo một cách đặc biệt cho mỗi thay đổi để chống lại các xung không mong muốn.
Thời gian quá độ (transition time)
Thông thờng, với mỗi linh kiện số cũng phải nêu rõ các thời gian quá độ sau: tTHL : thời gian quá độ với đầu vào chuyển từ cao xuống thấp
tTLH : thời gian quá độ với đầu vào chuyển từ thấp lên cao. Thời gian đợc đo trong khoảng 10-90% thay đổi của tín hiệu.
Thời gian này cần khi thiết kế các mạch logic tuần tự, với các đầu vào kích, bởi vì tín hiệu kích không đủ nhanh linh kiện sẽ không lật trạng thái.
Hình sau biểu diễn thời gian trễ truyền đạt cũng nh thời gian quá độ của một cổng đảo. Bảng so sánh các giá trị thời gian của các họ logic.
Bảng này chỉ ra rằng họ ECL có tốc độ cao nhất, họ CMOS có tốc độ thấp nhất.