Khối nhận Vectơ M123 (48 cổng XOR hai đầu vào)
Bộ cộng (8 cổng XOR hai đầu vào)
Thanh ghi 123 bit lưu trữ phần dư hiện hành
Byte mới
(Byte cao, trước)
123 115 123 8 8 8
Nguyờn lý tớnh toỏn được tổng kết dưới đõy cho M123. Lấy vớ dụ, giả sử cho bản tin cần xử lý cú độ dài 1Kb. Thời gian chu trỡnh của mỏy trạng thỏi để xử lý 1 byte cú thể ớt hơn 10ns (mỏy trạng thỏi 100MHz) với 1 phần tử XOR hai đầu vào. Khi đú, 48 byte của mỗi một tế bào ATM được tớnh toỏn trong 480ns (một tế bào chiếm 700ns ở tốc độ 622MBps). Bản tin đầy đủ, gồm 21 tế bào cần hơn 10às cho phộp chia cuối cựng, và cú thể thực hiện trong 5 chu trỡnh hoặc ớt hơn (chẳng hạn tối đa là 50ns). Vỡ thế, trong vớ dụ này, phộp chia cuối cựng chiếm chỉ 0.5% tổng thời gian tớnh toỏn. Đối với một bản tin kớch thước 1 tế bào đơn (trường hợp xấu nhất) sẽ được xử lý trong 480ns, và phộp chia cuối cựng chiếm xấp xỉ khoảng 10% tổng thời gian tớnh toỏn. Nguyờn lý hai bước được mụ tả trong tài liệu này được tổng kết ở trong hỡnh 2 cho M123
Ba đa thức cho trong bảng 1 là cỏc đa thức tốt nhất mà tỏc giả cú thể tỡm trong quỏ trỡnh tỡm kiếm đa thức bậc 128 là bội của G(x). (Chỉ những đa thức này khi nhõn với cỏc cơ số liờn tiếp cú cỏc số mũ chờnh lệch nhau 8 hoặc hơn là vẫn đảm bảo. Cỏc đa thức M71 và M53 thực chất là sản phẩm của kết quả tỡm kiếm. Nú được rỳt ra để tỡm đa thức bậc thấp nhất cú thể mà bảo đảm phộp chia đầu tiờn được thực hiện theo 8 bit một lần khi chỉ yờu cầu với cỏc phần tử XOR hai đầu vào. M123 chớnh là kết quả tỡm kiếm). Việc sử dụng toỏn tử 2 đầu vào đảm bảo trạng thỏi mỏy đạt được tốc độ nhanh nhất cú thể. Một cải tiến của nguyờn lý được thảo luận trong tài liệu này chỉ cú tỏc dụng đối với một đa thức cú bậc nhỏ hơn 123, với cỏc cơ số ớt hơn, nú yờu cầu phần cứng ớt hơn nhưng khụng đem lại ưu điểm gỡ về tốc độ.
Kết luận
Phương phỏt tớnh toỏn CRC-32 cho ATM ở lớp 5 AAL5 ở tốc độ cao. Phộp chia lần đàu được thực hiện với một đó thức M(x) khỏc so với đa thức được chọn theo cỏc tiờu chuẩn sao cho việc tớnh toỏn dễ dàng hơn trong khi cỏc sell vẫn được truyền và nhận bỡnh thường. Khi tế bào cuối cựng được xử lý, một phộp chia đơn cuối cựng cho đa thức CRC-32 G*(x) được thực hiện để kết thức quỏ trỡnh tớnh toỏn. Nguyờn lý này hoàn toàn cú thể thực hiện được do M(x) là một đa thức bội cử G*(x), cho phộp thực hiện hầu hết cỏc tớnh toỏn với một mỏy trạng thỏi rất nhanh mà lại cú thể thớch hợp với tốc độ rất cao xử lý cho cỏc kết nối ở AAL5 được truyền dẫn trờn cỏc sợi cap quang, cũng như OC-12 (622Mb/s), trường hợp này, cỏc tế bào ATM cung được xử lý trong từng khoảng 700ns. Nguyờn lý vẫn cho phộp sử dụng cỏc cụng nghệ CMOS tiờu chuẩn, trong
khi một hiệu suất cao hơn thường cần thiết để tớnh toỏn với cỏc phương phỏp truyền thống mà chỉ bằng cỏc đa thức G*(x).