II) Sơ đồ khối của thiết bị:
Lưu đồ 2: Thành lập thư viện chuẩn
2.4. Đánh giá chung toàn bộ hệ thống.
Dụng cụ tự động phân tích tín hiệu điện tim sử dụng phơng pháp nhận dạng tín hiệu là một phơng pháp vô cùng quan trọng trong việc xử lý các thông tin đa chiều khi các thông tin này không thể biểu diễn đợc dới dạng biểu thức đơn giản hoặc không thể đợc định nghĩa trớc.
Ngoài ra mô hình thiết bị còn sử dụng Card DSP 56002EVM là một hệ thống xử lý tín hiệu hoàn chỉnh, với bộ vi xử lý tín hiệu số DSP 56002 của hãng Motorola chế tạo theo công nghệ HCMOS, công suất thấp, 24 bit. Cấu trúc chung của DSP 56002 đợc xây dựng trên một modul xử lý trung tâm chuẩn và các ngoại vi trên chip. Trong vùng mở rộng xung quanh modul xử lý trung tâm, chip có thể cung cấp nhiều cấu hình bộ nhớ và các modul ngoại vi khác nhau tuỳ thuộc vào từng bộ xử lý. Do đó cấu trúc này có thể làm giảm đến mức tối đa sự phức tạp, giá thành và thời gian trong xử lý tín hiệu số.
Dụng cụ tự động phân tích và xử lý tín hiệu điện tim đợc xây dựng trên cơ sở vi xử lý tín hiệu số có khả năng xử lý tín hiệu trong thời gian thực cho phép chúng ta tiết kiệm đáng kể bộ nhớ của thiết bị. Đây chính là tiền đề cho việc hớng tới chế tạo dụng cụ thực hiện hoàn toàn tự động quá trình phân tích và nhận dạng tín hiệu có thể làm việc với các tín hiệu ECG thực thu thập trên cơ thể ngời bệnh. Các dụng cụ tự động này không chỉ đợc dùng trong lĩnh vực y tế, mà còn có thể mở rộng ứng dụng trong các lĩnh vực đo lờng khác.
Phụ lục
Ph? ph??c
Chơng tr?h ph? m? vi? cho DSP
;===================================================================;SUBPROGRAM hangnvi.asm ;SUBPROGRAM hangnvi.asm
;file này đ?h ngh? đ? ch?thanh ghi
;===================================================================IPR equ $FFFF ;Interrupt priority register IPR equ $FFFF ;Interrupt priority register
BCR equ $FFFE ;Bus control register PLL equ $FFFD ;PLL control register
SSIDR equ $FFEF ;SSI receive\transmit data register SSISR equ $FFEE ;SSI status register
CRB equ $FFED ;SSI control register B CRA equ $FFEC ;--- A PCD equ $FFE5 ;Port C - Data register
PBD equ $FFE4 ;Port B - Data register (PBD)
PCDDR equ $FFE3 ;Port C - Data direction register PBDDR equ $FFE2 ;Port B - Data direction register PCC equ $FFE1 ;Port C - Control register
PBC equ $FFE0 ;Port B - Control register SCCR equ $FFF2 ;SCI clock control register STX1 equ $FFF6 ;SCI transmit register STX2 equ $FFF5 ;--- STX3 equ $FFF4 ;--- STX equ $FFF4 ;--- SRX1 equ $FFF6 ;SCI receive register SRX2 equ $FFF5 ;--- SRX3 equ $FFF4 ;--- SRX equ $FFF4 ;---
SCR equ $FFF0 ;SCI interface control register SSR equ $FFF1 ;SCI interface status register TCSR equ $FFDE ;Timer control/status register TCR equ $FFDF ;Timer count register
;===============================================================;hangsci.asm ;hangsci.asm
;file đ?h ngh? hằng s?ho c? SCI
;====================================================================SCI_IPR_0 EQU $0000 SCI_IPR_0 EQU $0000
SCI_IPR_1 EQU $4000 ;IPR of SCI , level 0 SCI_IPR_2 EQU $8000 ;IPR of SCI , level 1 SCI_IPR_3 EQU $C000 ;IPR of SCI , level 2
FORMAT_WORD_10 EQU $000002 ;10 bits asynchronous SHIFT_DIR_MSB EQU $000008 ;1 =shift MSB fist ;0 =shift LSB fist
SEND_BREAK EQU $000100 ;1 =send zero word
WAKEUP_MODE EQU $000200 ;1 =select adress bit wakeup mode ;0 =select idle line wakeup mode
RX_WAKEUP_EN EQU $000400 ;1 =receiver wakeup enable
WIRE_OR_MODE EQU $000800 ;1 =SCI TXS driver is an open output, ;external pull up register is required
RX_ENABLE EQU $000100 ;1 =receiver is enabled TX_ENABLE EQU $000200 ;1 =transmitter is enabled
IDLE_INT_EN EQU $000400 ;1 =idle interrupt is enabled RX_INT_EN EQU $000800 ;1 =receive interrupt is enabled TX_INT_EN EQU $001000 ;1 =transmit interrupt is enabled SCI_TIMER_INT_EN EQU $002000 ;1 =timer interrupt is enabled