Để thực thi tốt nhất, bộ xử lý NIOS II/F có thể bao gồm cả hai bộ nhớ đệm tập lệnh và dữ liệu. bộ nhớ đệm được thực hiện trong khối bộ nhớ FPGA, cách sử dụng của chúng là tùy ý và chúng được chỉ định (bao gồm kích thước của chúng) ở thời gian khởi tạo hệ thống bằng cách sử dụng SOPC Builder. Phiên bản NIOS II/S có thể có bộ nhớ đệm tập lệnh nhưng không có bộ nhớ đệm dữ liệu. phiên bản NIOS II/E không có bộ nhớ đệm tập lệnh và dữ liệu, nói cách khác để bộ xử lý truy xuất nhanh đến bộ nhớ trên chip bằng cách sử dụng kết hợp chặt chẽ cả hai bộ nhớ, trong trường hợp này bộ xử lý truy xuất bộ nhớ qua đường dẫn chỉ ra tốt hơn qua mạng lưới Evelon. Truy xuất đến bộ nhớ kết hợp chặt chẽ bỏ qua bộ nhớ đệm. có thể có một hoặc nhiều bộ nhớ tập lệnh và dữ liệu kết hợp. Nếu bộ nhớ đệm tập lệnh không bao gồm trong hệ thống, khi đó phải có ít nhất một bộ nhớ kết hợp được cung cấp cho bộ xử lý NIOS II/F và NIOS II/S. Bộ nhớ onchip cũng có thể được truy xuất qua mạng lưới Evelon. Thiết bị bộ nhớ offchip như chip SRAM, SDRAM và bộ nhớ flash có thể được truy xuất bằng giao diện thích hợp. Thiết bị I/O được Map bộ nhớ có thể truy xuất như xác định truy xuất bộ nhớ. Dữ liệu truy xuất tới vị trí bộ nhớ và giao diện I/O được thực hiện giành cho lệnh load và store, dữ liệu được chuyển đổi bộ nhớ và thanh ghi đa năng.
Hình 1.3.1 Tổ Chức Bộ Nhớ Và I/O