Hình 2.9. Các thành phần logic của reader
Reader API: Mỗi Reader lập trình một giao diện ứng dụng API cho phép các ứng dụng khác để yêu cầu kiểm tra tag, kiểm soát tình trạng của reader hoặc kiểm soát thiết lập cấu hình như mức năng lượng, thời gian hiện hành. Thành phần này đề cập đến việc tạo ra mẫu tin để gởi đến hệ thống RFID và phân tích mẫu tin nhận từ hệ thống.
Communication: Hệ thống giao tiếp sẽ điều khiển việc truyền thông của bất cứ giao thức reader nào dùng để giao tiếp với phần mềm trung gian (middleware). Đây là bộ phận có thể thực thi Bluetooth, Ethernet hoặc các giao thức cá nhân cho quá trình nhận và gởi tin đến API.
Envent manager: Khi Reader nhận ra Tag gọi là giám sát (observation). Khi một giám sát khác với giám sát tước đó người ta gọi là sự kiện. Phân biệt giữa các sự kiện gọi là loại sự kiện. Hệ thống phụ quản lý sự kiện gọi là xác định kiểu giám sát để xét xem có cần gửi sự kiện này đến các ứng dụng bên ngoài của hệ thống. Với reader thông minh, chúng ta có thể ứng dụng vào các xử lý phức tạp ở mức này để tạo ra lưu thông hệ thống. Về bản chất một vài phần thiết bị quản lý sự kiện của middleware tự di chuyển và kết hợp với thành phần quản lý sự kiện của reader.
Antenna subsystem: Anten phụ bao gồm giao diện và logic giúp reader RFID giao tiếp với tag RFID và điều khiển các anten vật lý.
2.3. Cơ chế truyền dữ liệu giữa thẻ và reader
Tùy thuộc vào loại thẻ việc truyền giữa thẻ và reader có thể theo một trong những cách sau đây:
- Điều chế tán xạ ngược (Modulated backscatte). - Kiểu máy phát
Phạm vi giữa antenna reader và một bước sóng của RF được phát bưởi antenna được gọi là trường gần. Phạm vi ngoài bước sóng của RF đã phát từ antenna của reader được gọi là trường xa. Các hệ thống RFID thụ động hoạt động ở tần số LF và HF sử dụng việc truyền thông trường gần trong khi băng tần UHF và sóng vi ba sử dụng trường xa. Cường độ tín hiệu trong truyền thông yếu đi lập phương khoảng cách từ antenna của reader. Cho nên truyền thông trường xa được kết hợp đọc dài hơn trường gần.
Hình 2.10. Cơ chế truyền ở trường gần và trường xa của reader
2.3.1. Điều chế tán xạ ngược
Việc truyền theo kiểu điều chế tán xạ ngược áp dụng cho cả hệ thống thẻ thụ động và bán tích cực . Trong kiểu truyền thông này reader gửi đi tín hiệu RF sóng liên tục
(continous wave CW) gồm có nguồn AC và tín hiệu xung cho thẻ cùng tần số sóng mang (carrier frequency- tần số mà reader hoạt động ).Nhờ việc kết nối (nghĩa là cơ chế truyền năng lượng giữa reader và thẻ) mà antenna của thẻ cấp nguồn cho vi mạch. Thẻ thụ động nhận năng lượng từ tín hiệu của reader.. Khi reader nhận được tín hiệu đã điều chế nó giải mã mô hình và thu được dữ liệu thẻ.
Trong mô hình điều chế tán xạ ngược, reader luôn “talk” trước sau đó mới tới thẻ. Thẻ sử dụng mô hình này không thể truyền khi không có reader vì nó phụ thuộc vào năng lượng của reader để truyền dữ liệu của nó
Hình 2.11. Cơ chế tán xạ ngược
2.3.2. Kiểu máy phát
Kiểu truyền này chỉ áp dụng cho thẻ tích cực. Trong kiểu truyền này,thẻ phát tán thông điệp xung quanh môi trường với khoảng cách theo quy định, bất kể reader có mặt hay không có mặt ở đó. Vì vậy trong kiểu truyền này thẻ luôn luôn “talk” trước reader
Hình 2.12. Cơ chế truyền kiểu máy phát
CHƯƠNG 1: KHẢO SÁT LINH KIỆN
1.1. Vi điều khiển PIC 16F887
Đây là vi điều khiển thuộc học PIC 16F88x của hãng Microchip, với tập lệnh gồm 35 lệnh có độ dài 14 bit. Mỗi lệnh đều được thực thi trong một chu kì xung clock. Tốc độ hoạt động tối đa cho phép là 20 MHz, với mỗi chu kỳ lệnh là 200ns. Bộ nhớ flash chương trình là 8192 words và bộ nhớ dữ liệu là 268 bytes SRAM + 256 bytes EEPROM. Số port I/O là 5 với 33 pin I/O.
1.1.1. Cấu trúc của PIC 16F887
Hình 1.2. Sơ đồ khối của PIC 16F887
Sơ đồ khối của PIC 16F887 bao gồm:
• Khối ALU – Arithmetic Logic Unit
• Khối bộ nhớ chứa dữ liệu EEPROM – Data EEPROM
• Khối bộ nhớ file thanh ghi RAM – RAM file register
• Khối giải mã lệnh và điều khiển – Instruction Decode Control
• Khối thanh ghi đặc biệt
• Khối ngoại vi Timer
• Khối giao tiếp nối tiếp
• Khối chuyển đổi tín hiệu tương tự sang số - ADC
1.1.2. Một số đặc tính của PIC 16F887
Các đặc tính ngoại vi bao gồm các khối chức năng sau:
Timer0: bộ nhớ 8 bit với bộ chia tần số 8 bit.
Timer1: bộ đếm 16 bit với bộ chia tần số có thể thực hiện chức năng đếm dựa vào xung clock ngoại vi ngay khi vi điều khiển ở chế độ sleep.
Timer2: bộ đếm 8 bit với bộ chia tần số, bộ postcaler.
Hai bộ capture/so sánh/điều chế độ rộng xung PWM.
Các chuẩn giao tiếp nối tiếp SSP (Synchronous Serial Port), ISP và I2C.
Chuẩn giao tiếp USART với 9 bit địa chỉ.
Cổng giao tiếp song song PSP (Parallel Slave Port) với các chân điều khiển RD, WR, CS ở bên ngoài.
Các đặc tính analog:
14 kênh chuyển đổi ADC 10 bit.
2 bộ so sánh.
Bên cạnh đó còn có các đặc tính khác của vi điều khiển như:
Bộ nhớ flash có khả năng ghi xóa được 100 000 lần.
Bộ nhớ EEPROM có khả năng ghi xóa được 109 lần.
Khả năng tự nạp chương trình với sự điều khiển của phần mềm.
Nạp được chương trình ngay trên mạch ICSP (In-circuit Serial Programming) thông qua chân 2.
Watchdog Timer với bộ dao động trong.
Chức năng bảo mật mã chương trình.
Chế độ sleep.
Có thể hoạt động với nhiều dạng oscillator khác nhau.
Cấu trúc bộ nhớ của vi điều khiển PIC 16F887 bao gồm bộ nhớ chương trình (Program memory) và bộ nhớ dữ liệu (Data memory).
1.1.3.1. Bộ nhớ chương trình
Bộ nhớ chương trình của PIC 16F887 là bộ nhớ flash, dung lượng là 8 Kword (1word = 14 bit) và được phân thành nhiều trang (từ page0 đến page3).
Như vậy bộ nhớ chương trình có khả năng lưu được 8x1024 = 8192 lệnh. Để mã hóa được địa chỉ của 8 Kword chương trình, bộ đếm chương trình có dung lượng 13 bit. Khi vi điều khiển reset bộ đếm chương trình sẽ chỉ đến địa chỉ 0000H (Reset vector). Khi có ngắt xảy ra, bộ đếm chương trình sẽ chỉ đến địa chỉ 0004H (Interrupt vector).
Bộ nhớ chương trình không bao gồm bộ nhớ stack và không được địa chỉ hóa bởi bộ đếm chương trình.
Hình 1.3. Bộ nhớ chương trình của PIC 16F887
1.1.3.2. Bộ nhớ dữ liệu
Bộ nhớ dữ liệu và bộ nhớ EEPROM được chia ra làm nhiều bank. Đối với vi điều khiển PIC 16F887 thì bộ nhớ dữ liệu được chia thành 4 bank. Bank được chọn phụ thuộc vào bit RP1 và RP0 (bit thứ 6 và bit thứ 5) của thanh ghi trạng thái status.
Hình 1.4. Bộ nhớ dữ liệu của PIC 16F887
Mỗi bank có dung lượng 128 byte, bao gồm các thanh ghi có chức năng đặc biệt SFR (Special Function Register) nằm ở 32 vị trí đầu tiên của mỗi bank và các thanh ghi mục đích chung GPR (General Purpose Register) nằm ở 96 vị trí cuối cùng của mỗi bank, đóng vai trò như Static RAM.
Các thanh ghi SFR thường xuyên được sử dụng (ví dụ như thanh ghi STATUS) sẽ được đặt ở tất cả các bank của bộ nhớ dữ liêu, giúp thuận tiện trong quá trình truy xuất và giảm bớt lệnh chương trình.
1.1.4. Các cổng xuất nhập của PIC 16F887
• Port A: có 6 bit (tương ứng với 6 chân RA0 – RA5). Các chân của Port A có tích hợp một số chức năng ngoại vi, nếu một thiết bị ngoại vi được enable thì cổng này sẽ không hoạt động như một cổng xuất nhập. Bình thường Port A sẽ là một cổng xuất nhập 2 chiều. Thanh ghi xác định chiều tương ứng của các chân Port A là thanh ghi TrisA. Các bit ở thanh ghi TrisA bằng 1 sẽ xác định các chân ở Port A là đầu vào và bằng 0 là đầu ra.
• Port B: rộng 8 bit (tương ứng với chân RB0 – RB7) là một cổng xuất nhập 2 chiều. Thanh ghi quy định chiều của Port B là thanh ghi TrisB. Thiết lập các thanh ghi TrisB bằng 1 sẽ làm cho cổng B là cổng vào và ngược lại sẽ là cổng ra.
• Port C: rộng 8 bit (tương ứng với các chân RC0 – RC7), bình thường nó là một cổng vào ra 2 chiều. Thanh ghi quy định chiều của cổng này là thanh ghi TrisC. Các chân RC3, RC4 dùng để kết nối, truyền nhận thông tin với các thiết bị ngoại vi.
• Port E: rộng 3 bit (RE0 – RE2), được cấu hình là đầu ra hoặc đầu vào. Port E có thể là đầu vào điều khiển I/O khi bit PSPSTATUS (TrisE.4) được xác lập.
• Port D: rộng 8 bit (RD0 – RD7), có thể là cổng vào hoặc cổng ra. PORTD còn là cổng xuất dữ liệu của chuẩn giao tiếp PSP (Parallel Slave Port).
1.1.5. Timer0
Timer0 là một trong 3 bộ đếm hoặc bộ định thời của PIC 16F887. Timer0 là bộ đếm 8 bit được kết nối với bộ chia tần số (prescaler) 8 bit. Cấu trúc của Timer0 cho phép ta lựa chọn xung clock tác động và cạnh tích cực của xung clock. Ngắt
Timer0 sẽ xuất hiện khi Timer0 bị tràn. Bit TMR0IE (INTCON < 5) là bit điều khiển của Timer0. TMR0IE = 1 cho phép ngắt Timer0 tác động. TMR0IE = 0 không cho phép ngắt tác động.
Hình 1.5. Sơ đồ khối Timer0
1.2. Chip EM4095
1.2.1. Tổng quan
Chip EM4095 (trước đây có tên gọi là P4095) là một bộ thu phát công nghệ mạch tích hợp CMOS với mục đích sử dụng trong một trạm RFID cơ sở để thực hiện các chức năng sau:
• Điều khiển anten với tần số của sóng mang
• Thực hiện điều chế AM để có thể ghi lên transponder
• Thực hiện giải điều chế AM của tín hiệu điều chế anten được tạo ra bởi các bộ phát đáp (transponder).
Một số đặc trưng chính:
Có tích hợp hệ thống PLL để tự điều chỉnh được tần số sóng mang tới tần số dao động anten.
Không cần tới thạch anh dao động bên ngoài chỉ yêu cầu phạm vi tần số sóng mang từ 100 đến 150 kHz.
Điều khiển trực tiếp anten sử dụng các bridge driver
Truyền dữ liệu bằng OOK (điều chế biên độ 100%) sử dụng các cầu điều khiển
Truyền dữ liệu bằng cách điều chế biên độ với hệ số điều chỉnh điều chế có thểthay đổi được từ bên ngoài bằng cách dùng single ended driver
Hỗ trợ nhiều giao thức transponder thích hợp (Ví dụ: EM400X, EM4050,EM4150, EM4070, EM4170,EM4069….)
Có chế độ “ngủ” tại mức 1μA
Thích hợp với phạm vi nguồn năng lượng USB nên dễ dàng hơn trong thiếtkế
Reader sử dụng luôn nguồn năng lượng từ đường USB của máy tính.
Chịu được phạm vi nhiệt độ từ 40 tới 85°C
Có kiểu đóng gói nhỏ gọn.
Hình 1.6. Sơ đồ chân EM4095
Bảng 1.1. Chức năng các chân của EM4095
1 VSS Điện áp đất
2 RDY/CLK Cờ trạng thái sẵn sàng và đầu ra xung, điều khiển điều chế AM
3 ANT1 Điều khiển anten (nối với anten) 4 DVDD Cực dương nguồn năng lượng dùng để
điều khiển anten
5 DVSS Cực âm nguồn năng lượng dùng để điều khiển anten
6 ANT2 Điều khiển anten
7 VDD Điện áp dương cung cấp cho chip
8 DEMOD_IN Cảm biến điện áp của anten
9 CDEC_OUT Tụ chặn dòng DC (ngõ ra)
10 CDEC_IN Tụ chặn dòng DC (ngõ vào)
11 AGND Nối đất
12 MOD Điện áp mức cao điều biến anten 13 DEMOD_OUT Tín hiệu số được biểu diễn dưới dạng tín
hiệu điều chế AM trên anten 14 SHD Một điện áp mức cao sẽ được đưa mạch
vào trạng thái ngủ
15 FCAP Tụ lọc vòng khóa pha PLL
16 DC2 Tụ khử ghép DC
Chip EM4095 thường được sử dụng kèm theo với một khối mạch anten và một vi điều khiển như PIC,8051,...Ngoài ra cũng có thể yêu cầu phải có thêm các thành phần bên ngoài ,như thành phần lọc RF, cảm ứng dòng điện,...
Hoạt động của chip được điều khiển bởi các mức logic của các đầu vào SHD và MOD. Khi SHD là mức cao ‘1’ thì chip đi vào trạng thái “ngủ” ,lúc này dòng tiêu thụ ở mức thấp nhất. Khi SHD là mức thấp ‘0’ thì mạch được kích hoạt để phát xạ trường RF, và nó bắt đầu giải điều chế bất cứ tín hiệu AM nào mà nó gặp trên anten. Sau khi qua khối giải điều chế AM ,tín hiệu số này được đưa đến chân DEMOD_OUT để tới vi điều khiển nhằm phục vụ cho việc giải mã và xử lý.
Hình 1.7. Sơ đồ khối của EM4095
Dễ nhận thấy với chip EM4095 thì các thành phần chính sẽ là các khối tương tự, mà nhiệm vụ của chúng là thự hiện hai chức năng chính của một trạm RFID cơ sở , đó là: truyền đi và thu nhận. Công việc truyền đi được thực hiện bằng việc điều khiển anten và điều chế biên độ của trường RF. Ở đó, anten điều khiển chuyển một dòng vào bên trong trường điện từ được sinh ra bên ngoài anten. Còn công việc thu nhận được thực hiện bằng giải điều chế AM của tín hiệu thu được trên anten phát đi từ thẻ.
Các trình điều khiển : Các trình điều khiển của anten cung cấp năng lượng thích hợp cho anten của trạm cơ sở reader. Chúng cung cấp dòng điện tại tần số cộng hưởng hiện tại mà thông thường là 125 kHz. Dòng điện được cung cấp bởi các trình điều khiển phụ thuộc vào hệ số chất lượng Q của mạch cộng hưởng ở bênngoài.Chúng ta cần chú ý nên thiết kế mạch anten theo một cách nào đó sao cho giá trị lớn nhất của dòng điện tại đỉnh không bao giờ được phép vượt quá 250 mA.
PLL (Phase locked loop) : PLL bao gồm bộ lọc vòng lặp, VCO, và các khối so sánh pha. Bằng cách sử dụng một bộ chia điện dung ở bên ngoài, chân DEMOD_IN của chip sẽ lấy được thông tin về tín hiệu điện áp cao trên anten trong thực tế. Pha của các tín hiệu này được so sánh với tín hiệu điều khiển bởi các trình điều khiển của anten. Do đó PLL có thể chặn các tần số sóng mang để không cho nó làm ảnh hưởng đến tần số cộng hưởng của anten. Phụ thuộc vào kiểu anten mà tấn số cộng hưởng của hệ thống có thể là
bất cứ giá trị nào trong phạm vi từ 100 kHz tới 150 kHz. Bất cứ khi nào tần số cộng hưởng ở trong phạm vi này thì nó sẽ được duy trì bởi PLL.
Khối tiếp nhận: Sự giải điều chế tín hiệu đầu vào cho khối tiếp nhận được thực hiện bởi cảm biến điện áp ở trên anten. Ngoài ra chân DEMOD_IN cũng được sử dụng như là một đầu vào của khối tiếp nhận. Chú ý rằng mức độ tín hiệu trên đầu vào
DEMOD_IN phải thấp hơn VDD-0.5V và cao hơn VSS+0.5V. Mức độ tín hiệu đầu vào đó có thể được điều chỉnh bằng cách sử dụng một khối chia điện kháng ở phía bên ngoài. Ngoài ra , điện dung phân chia phải được điều hòa theo một tụ điện cộng hưởng nhỏ hơn. Khối tiếp nhận bao gồm bộ lấy mẫu và lưu trữ mẫu, bộ loại bỏ thành phần một chiều, bộ lọc dải và bộ so sánh. Điện áp một chiều của tín hiệu trên chân DEMOD_IN được thiết lập bởi AGND bằng một điện trở ở bên trong. Sau đó tín hiệu AM được lấy mẫu, việc lấy mẫu được đồng bộ hóa bởi một xung phát ra từ VCO. Bất cứ thành phần một chiều nào cũng sẽ được loại bỏ khỏi tín hiệu bằng cách sử dụng tụ điện CDEC. Hơn nữa để lọc bỏ tín hiệu sóng mang còn dư thừa, thì các tần số nhiễu cao và thấp phải được tạo ra bởi bộ lọc thông cao thứ hai và tụ điện CDC2. Tín hiệu nhận được từ bộ khuyếch đại và bộ lọc sẽ được đưa tới bộ so sánh bất đồng bộ. Đầu ra bộ soa sánh là được đệm trên chân đầu ra của chip là DEMOD_OUT.
Tín hiệu RDY/CLK :Tín hiệu này được cung cấp bởi bộ vi xử lý ở bên ngoài với tín hiệu xung sẽ được đồng bộ hóa với tín hiệu trên ANT1và với thông tin về trạng thái