- EERI E| EEMW E| EEWE EERE EECR —
chuyền đồi chứa trong 2 thanh ghi ADCL và ADCH).
Bít 2:0 — ADPS2:0(ADC Prescaler Select Bits): các bit chọn hệ số chia xung nhịp cho ADC. ADC, cũng như tất cả các module khác trên AVR, cân được giữ nhịp bằng một nguồn xung clock. Xung nhịp này được lầy từ nguồn xung chính của chip thơng qua một hệ sĩ chia. Các bit ADPS cho phép người dùng chọn hệ số chia từ nguồn clock chính đến ADC.
Tham khảo bảng 4 đề biết cách chọn hệ số chia.
Bảng 4: Hệ số chia xung nhịp cho ADC.
ADPS2 ADPS1 ADPS0 Division Factor
0 0 0 2 2 4 8 16 32 64 128
- ADCL và ADCH (ADC Data Register): 2 thanh ghỉ chứa giá trị của. nên cần 2 thanh ghi để chứa giá trị chuyên đơi. Tuy nhiên tổng số bít của 2 thanh ghi 8 bit là 16, con số này nhiều hơn 10 bit của kết quá chuyển đổi, vì thế
chúng ta được phép chọn cách ghi 10 bit kết quả vào 2 thanh ghi này. Bit ADLAR trong thanh ghỉ¡ ADMUX quy định cách mà kết quả được ghi vào. ADLAR=O0:
15 14 13 12 +1 10 9 8
- - - - - - ADC9 ADC8 ADCH
ADC7 ADC6 ADCS ADC4 ADC3 ADC2 ADC1 ADC0 ADCL
7 s 5 4 3 2 1 0 ADLAR=I: 15 14 13 12 11 10 9 8
ADC9 [FADC8 | ADC7 | ADC6 | ADCS | ADC4 | ADC3 | ADC2 Ï ADCH ADC+ | FADC0 = E= = = = = ADCL
7 : s 2 5 7 1 5
Thơng thường, 2 thanh ghi data được sắp xếp theo định dạng ADLAR=0, ADCL chứa 8 bit thấp và 2 bit thấp của ADCH chứa 2 bit cao nhất của giá trị thu được. Chú ý thứ tự đọc giá trị từ 2 thanh ghi này, để tránh đọc sai kết quả,
bạn cần đọc thanh ghi ADCL trước và ADCH sau, vì sau khi ADCH được đọc,
các thanh ghi data cĩ thể được cập nhật giá trị tiếp theo.
- SFIOR(Special FunctionIO Register C): thanh ghi chức năng đặc biệt, 3 bit cao trong thanh ghi này quy định nguồn kích ADC nếu chế độ Auto Trigger được sử dụng. Đĩ là các bít ADTS2:0 (Auto Trigger Source 2:0). Các loại nguồn kích được trình báy trong bảng 5.
Ỷ § 5 4 3 2 1 0