16 Nguyễn Chí Kiên
2.2.3.3.2.2. Các dòng sản phẩm chính của Xilin
Xilinx chia sản phẩm của mình ra rất nhiều họ nh−ng tài liệu sẽ tập trung chính vào việc giới thiệu hai loại FPGA và CPLD cơ bản, xem hình vẽ (Hình 3.3.2.2 ). Đó là lọai thiết bị CoolRunner - XPLA3 CPLD, và Spartan 3 FPGA. Song do chủ huớng của luận văn chúng ta chỉ đi vào một họ của Xilinx là Spartan-3, còn họ CoolRunner chúng ta không xét đến.
23 Nguyễn Chí Kiên Chí Kiên
Hỡnh 2.2.3.3.2.2. Sơ lược cỏc họ thiết bị của Xilinx
Họ Platform FPGAs :
Hình 2.7 cho ta thấy đ−ợc tổng quan các họ sản phẩm chính cuả Xilinx. ở đây xin chỉ giới thiệu tổng quan và đ−ra các địa chỉ cần tra cứu về chi tiết kỹ thuật của chúng trên trang Web của hãng Xilinx.
Họ Virtex FPGAs :
Sản phẩm Virtex-II là hiện thân đầu tiên của Platform FPGA. Nó đã tạo ra một điểm dấu mới trong sự thực thi, cộng thêm hàng loạt các tính năng mới của thiết bị mà từ tr−ớc ch−a có. Đây là thời kỳ mà Xilinx mở rộng tầm chiến l−ợc của mình bằng việc kết hợp với các hãng IBM, Wind River, Conexant, RocketChips™, The MathWorks, và các nhà đứng đầu công nghệ khác trên thế giới.
Platform FPGA đ−a ra các đặc tính sau :
- Các giao tiếp vào ra hệ thống làm giảm nhẹ bớt các tiêu chuẩn không cần thiết khác.
- XtremeDSP™ dựa trên FPGA, giải pháp cho sự thực hiện DSP ch−a từng có (Nhanh gấp 100 lần bộ xử lý DSP hàng đầu).
- Empower ! Kỹ thuật xử lý dành cho xử lý hệ thống cho phép thực hiện hiện cấu hình cao và mềm dẻo.
24 Nguyễn Chí Kiên Chí Kiên
Với dải mật độ từ 40.000 đến 10 triệu cổng hệ thống , Virtex-II đ−a ra bộ nhớ hệ thống đ−ợc mở rộng và bộ DSP flash thông qua kết cấu nhúng IP (Lõi sở hữu trí tuệ). Họ Xilinx Virtex là họ đầu tiên của FPGA mà nó đ−a ra một triệu cổng hệ thống và đ−ợc giới thiệu vào năm 1998. Dòng sản phẩm Virtex về cơ bản đã đ−ợc định nghĩa lại tất cả các đơn vị logic lập trình bởi việc mở rộng các khả năng của FPGA truyền thống để có đặc tính mạnh hơn, nó đ−ợc dùng cho các thiết kế hệ thống thực thi cao. Các thiết bị mới nhất đ−ợc đ−a ra với họ sản phẩm Virtex-E và đ−ợc công bố năm 1999 với hơn ba triệu cổng hệ thống.
Virtex-EM giới thiệu năm 2000 và là họ FPGA đầu tiên đ−ợc sản xuất với qui trình mạ đồng đã đ−ợc cải tiến và thêm vào bộ nhớ trong chip để dùng trong các ứng dụng chuyển mạch mạng.
Họ Spartan FPGAs : Họ Spartan FPGA là ý t−ởng dùng cho các ứng dụng với số l−ợng lớn, giá thành thấp, chúng đ−ợc đ−a vào các thiết bị đích nhằm thay thế các chip logic cố định và các sản phẩm chuyên dụng, chẳng hạn nh− các chip giao tiếp bus. Năm thành viên của họ này là Spartan-3(1.2v), Spartan-IIE(1.8 v), Spartan-II (2.5 v) và SpartanXL(3.3v), Spartan(5v). ở đây xin giới thiệu họ sản phẩm Spartan-3.
Spartan-3 FPGAs (1.2v, 90nm) : Với họ này, nó không chỉ có giá thành thấp mà còn đựoc tích hợp với một số tính chất mới về cấu trúc, các tính chất này đ−ợc kết hợp với các đơn vị logic cho phép lập trình. Sự kết hợp giữa giá thành thấp với các tính chất mới đã tạo ra sự thay thế các chip ASIC và các thiết bị chuyên dùng khác. Ví dụ một chip Spartan-3 FPGA trong hệ thống đa ph−ơng tiện truyền thông trong xe hơi có thể tập hợp đ−ợc rất nhiều chức năng của hệ thống, bao gồm các lõi IP nhúng, giao tiếp hệ thống khách hàng, DSP và các đơn vị logic khác. Nó bao gồm các thành phần chính sau:
+/ Các khối SRL16 ( thanhghi dịch 16 bit) :
* Mỗi khối Logic định cấu hình đ−ợc (CLB LUT- Configurable Logic Block LookUp Table) làm việc nh− một thanh ghi dịch nhanh 16 bit. (Mỗi CLB có chứa 2 hoặc 4 LUT và 2 hoặc 4 Flip Flop ).
25 Nguyễn Chí Kiên Chí Kiên
* Sử dụng các thanh ghi đ−ờng ống cho các bộ đệm dành cho Video và các kết nối không dây.
+/ Bộ nhớ RAM chọn có thể đ−ợc cấp tới 520Kb
* Mỗi LUT làm việc nh− bộ RAM/ROM đơn cổng hoặc l−ỡng cổng. * Nối tầng các LUT để tạo bộ nhớ lớn hơn .
* Các ứng dụng có thể thay đổi kích th−ớc bộ nhớ một cách mềm dẻo, FIFO, và các bộ đệm.
+/ Khối RAM nhúng tới 1.87Mb
* Nhúng tới 104 khối RAM đồng bộ bằng việc nối tầng các khối RAM 18Kb. * Mỗi khối RAM 18Kb coi nh− một RAM đơn cổng hoặc l−ỡng cổng .
* Cung cấp các bội số của tỷ số t−ơng quan, chuyển đổi độ rộng dữ liệu, tính chẵn lẻ.
* Cung cấp cho các ứng dụng gồm: bộ đệm dữ liệu, FIFO, và các bộ đệm khác.
+/ Giao tiếp bộ nhớ
* Cho phép giao tiếp điện với các chuẩn nh− HSTL, SSTL, cho phép thực hiện kết nối với bộ nhớ thông th−ờng.
+/ Các bộ nhân
* Cho phép các phép tính toán học và số học đơn giản cũng nh− các chức năng nâng cao của DSP.
* Cung cấp 104 bộ nhân 18x18 với các phép nhân18 bit dấu hoặc 17 bit không dấu, cho phép nối tầng để tăng độ rộng số bit.
* Các bộ nhân hệ số hằng : Bộ nhớ on - Chip và các Logic Cell làm việc chặt chẽ với nhau để xây dựng các bộ nhân với các toán hạng là hằng số.
* Bộ nhân Logic cell : Thực hiện thuật toán thông th−ờng chẳng hạn nh− Baugh Wooly, Booth, cây Wallance ...
* Các bộ DCM (Digital Clock Manager - Bộ quản lý đồng hồ số) thực hiện việc quản lý đồng hồ số phức tạp mà không bị ảnh h−ởng của các tác nhân kích thích mang tính hệ thống nh−, nhiệt độ, sự biến thiên điện áp, và các vấn đề khác mà ví dụ điển hình là th−ờng xảy ra với các bộ PLL (Phase Lock Loop - các vòng khoá pha) đ−ợc tích hợp trong FPGA.
26 Nguyễn Chí Kiên Chí Kiên
* Bộ tạo tần số mềm dẻo từ 25 MHz đến 325 MHz. * Điều khiển dịch pha các góc 1/4.
*Tạo các chu kỳ chính xác 50/50. * Bù nhiệt.
+/ Kỹ thuât trở kháng điều khiển đ−ợc XCITE
(Xilinx Controlled Impedance Technology)
*Các đầu cuối I/O cần bảo toàn tính nguyên dạng cuả tín hiệu, với hàng trăm đầu I/O và với các kỹ thuật đóng gói cải tiến, các điện trở đầu cuối mở rộng không còn bị biến đổi.
* Các đầu cuối I/O bị loại trừ sự thay đổi theo quá trình nh− nhiệt độ, dao động của điện áp .
Bảng 2.2.3.3.2.2. (a) Tổng quan họ Spartan -3 FPGA
Các đặc tính và công dụng của chúng đ−ợc nêu trong Bảng 3.3.2.2 (b) d−ới đây:
27 Nguyễn Chí Kiên Chí Kiên
Kết cấu và định tuyến FPGA lên tới 5.000.000 cổng hệ thống.
- Cho phép thực hiện các khối chức năng mức hệ thống, kết nối on -chip cao, đ−a vào các cấu hình hệ thống cao .
Khối RAM - có các Block 18K - Cho phép thực hiện các bộ đệm lớn, các FIFO, các bộ đệm kết nối.
Chế độ thanh ghi dịch ( SRL 16 )
- ý t−ởng thanh ghi dịch 16 bit dành cho các ứng dụng tốc độ cao, hoặc dữ liệu có dạng thô đ−ợc l−u trữ trong DSP và các ứng dụng mã hoá, xử lý đ−ờng ống nhanh . Các khối nhân 18x18 . - Dùng cho việc xử lý DSP tốc độ cao; Sự sử dụng các bộ nhân kết hợp với kết cấu khung dữ liệu cho phép thực hiện DSP song song siêu nhanh.
Tín hiệu đầu cuối (lên tới 622 Mbps) định dạng theo các chuẩn LVTTL, LVCMOS, GTL, GTL+, PCI, HSTL-I, II, III, SSTL- I, II .
- Cho phép kết nối các chíp đang dùng với các chip, bộ nhớ khác, và từ các chip đang dùng tới các chuẩn tín hiệu ở mạch phản hồi, loại bớt sự cần nhiều các IC chuyển đổi .
Bộ quản lý đồng hồ số ( DCM )
- Loại trừ sự giữ chậm đồng hồ mức board và on-chip, nhân chia tức thì, có thể giảm đ−ợc tốc độ đồng hồ phù hợp ở mức board,
28 Nguyễn Chí Kiên Chí Kiên giảm số bộ đồng hồ trên bo mạch. Có thể điều chỉnh pha đồng hồ đảm bảo độ chính xác cao. Có các tài nguyên đ−ợc định tuyến toàn cục.
- Sự phân phối các clock và các tín hiệu khác cùng với các hệ số phân chia đầu ra cao trên toàn thiết bị.
Bảng 2.2.3.3.2.2. (b) Các đặc tính chính của Spartan-3