- Giao tiếp thẳng với bộ nhớ ngoài SDRAM, ĐRAM, ZBTRAM, SBSRAM Tốc độ - 32 và 64 bit dữ liệu - Trạng thỏi chờ khụng 66MHz Bus PCI
Lưu đồ của quỏ trỡnh thiết kế vi mạch giao diện PCI dựa trờn vi mạch logic khả trỡnh PLIC của Xilinx như sau :
Trỡnh mụ phỏngTrỡnh mụ phỏng
Xilinx FPGA
Biờn tập sơ đồ kỹ thuật trờn HDLBiờn tập sơ đồ kỹ thuật trờn HDL
Ánh xạÁnh xạ
Phõn bố tài nguyờn và chạy ràPhõn bố tài nguyờn và chạy rà
Mụ hỡnh hoỏ chức năng
Trỡnh biờn dịch tự động chuyển tệp netlist thành cấu trỳc PLIC Xilinx
Phõn bố tài nguyờn tự động, chạy rà Dự ỏn người dựng Dự ỏn người dựng PCIPCI
Cỏc bước thiết kế bao gồm :
• Bước 1: Tiến hành mụ tả chức năng mạch thực hiện ở dạng biờn tập sơ đồ kỹ thuật bằng cỏch xõy dựng cỏc sơ đồ mạch (Schematic) hoặc sử dụng ngụn ngữ mụ tả phần cứng HDL (Hardware Description Language) như: VHDL, Verilog, ABEL…
• Bước 2 : Hiện đại húa đồng thời chức năng nhõn lừi tớch hợp của bộ điều khiển với yờu cầu của người dựng.
• Bước 3 : Tiến hành chạy rà hệ thống.
• Bước 4 : Mụ hỡnh hoỏ dự ỏn theo thời gian giữ chậm bổ sung và tạo ra tệp tin nối mạch bờn
trong PLIC.
• Bước 5 : Triển khai giải phỏp của mỡnh trờn nền PCI hoàn toàn trờn một chip PLIC bằng cỏch tổ chức đúng mạch tới PLIC với cỏc thiết bị đớch của ứn dụng.
Như vậy, giải phỏp này cho phộp người thiết kế tạo ra một giao diện rất linh hoạt cho phộp kết nối cỏc thiết bị khỏc nhau với PCI. Với giỏ thành ở mức chấp nhận được, đõy là giải phỏp toàn diện nhất giỳp chỳng ta phỏt triển cỏc ứng dụng dựa trờn chuẩn PCI và đỏp ứng được yờu cầu đối với cỏc thiết kế.