Giới thiệu VGA - 24 Sơ ồ khối MIPS Processor- 123docz.net

32 24 Sơ ồ khối MIPS Processor

3.2.2.5.1 Giới thiệu VGA

VGA (hay Video Graphics Array) l một huẩn hiển thị tr n m n h nh m y tính ƣợ giới thiệu n m 1987 t phí IBM ùng với òng m y tính PS/2 Nó ó thể hiểu l thiết ị xuất ồ họ ƣới ạng Vi eo th nh t ng ãy r m n h nh v ó thể hiển thị 256 màu iến ổi li n tụ ùng một lú với ộ phân giải 640 òng hi u ng ng v 480 òng hi u ọ Chuẩn VGA tƣơng thí h lùi với tất ả huẩn hiển thị trƣớ ó nhƣ CGA, MDA và EGA.

Chuẩn VGA o EGA hơn kh ng những hỉ v ộ phân giải o m òn v ng nghệ VGA ho phép giữ vững tỉ lệ o giãn ủ h nh ồ họ tr n m n h nh m y tính Chuẩn VGA ũng ùng ng nghệ tín hiệu ầu v o ạng tƣơng tự ể tạo r một số lƣợng kh ng hạn hế m u sắ iến ổi theo một ải li n tụ trong khi ó EGA dùng công nghệ m n h nh số n n ị giới hạn v số lƣợng mứ ƣờng ộ m u

Chuẩn VGA ủ IBM ƣợ hãng sản xuất thiết ị nâng l n o hơn khi ƣ r ộ i u hợp VGA (Video Graphics Adapter – C r m n h nh) ó khả n ng hiển thị th m hế ộ ồ họ ổ sung Đó l hế ộ Super VGA ó ộ phân giải 800 pixel òng hi u ng ng v 600 òng hi u ọ v ộ i u hợp o ấp hơn ho phép hiển thị ộ phân giải 1024 x 768 hoặ o hơn ở mứ ộ tối thiểu 256 m u (8 it) Một tín hiệu video VGA có 5 tín hiệu tích cực. Hai tín hiệu tƣơng thí h với các mức logic TTL, ồng bộ ngang và ồng bộ dọc, ƣợc sử dụng ể ồng bộ hóa của video. Ba tín hiệu tƣơng tự với mức 0,7-1,0-Volt ƣợc sử dụng ể kiểm soát màu sắc. Các tín hiệu màu là ỏ, xanh, và Blue. Chúng thƣờng ƣợc gọi chung là các tín hiệu RGB. Bằng h th y ổi mứ ộ tƣơng tự của ba tín hiệu RGB tất cả các màu khác ƣợc tạo ra.

3.2.2.5.2. Kỹ thuật hiển thị Video

Công nghệ ầu ti n ƣợc sử dụng ể hiển thị hình ảnh video quyết ịnh bản chất của các tín hiệu video. Mặc dù màn hình LCD hiện nay sử dụng phổ biến , thành phần hính trong m n h nh m y tính VGA ầu là màn hình CRT màu hoặc Cathode Ray Tube. Các chùm tia iện tử phải ƣợc quét trên màn hình trong một chuỗi ƣờng ng ng ể tạo ra một hình ảnh. Sử dụng t trƣờng hoặ iện ể làm chệ h hƣớng các tia iện tử vào vị trí thích hợp trên mặt của màn hình CRT . Các thông tin màu RGB trong các tín hiệu vi eo ƣợc sử dụng ể kiểm soát sức mạnh củ ti iện tử Ánh s ng ƣợc tạo r khi ti ƣợc b t theo một tín hiệu video và nó t ộng ến một dấu chấm màu phosphor hoặc dòng trên b mặt của CRT. B mặt của một màn hình CRT màu có

chứa một loạt các hàng với ba phosphor khác nhau. Mỗi loại phosphor ƣợc sử dụng cho mỗi m u ơ ản ỏ , xanh lá cây và xanh lam . Ở ịnh dạng VGA tiêu chuẩn, màn hình có chứa 640 x 480 nhân tố hình ảnh hoặ iểm ảnh . Các tín hiệu video phải vẽ lại toàn bộ màn hình 60 lần mỗi giây ể cung cấp cho chuyển ộng theo hình ảnh v ể giảm hiện tƣợng rung Gi i oạn n y ƣợc gọi là tố ộ l m tƣơi Mắt ngƣời có thể phát hiện nhấp nháy ở tỷ lệ làm mới ít hơn 30 ến 60Hz . Để giảm hiện tƣợng rung t sự can thiệp t các nguồn ánh sáng huỳnh quang , tố ộ l m tƣơi o hơn 60 Hz khoảng 70Hz i khi ƣợc sử dụng trong màn hình máy tính . Màu sắc của mỗi iểm ảnh ƣợ x ịnh bởi giá trị của các tín hiệu RGB khi tín hiệu quét trên mỗi iểm ảnh .Trong chế ộ 640x480 pixel, với tố ộ l m tƣơi 60Hz ây l khoảng 40 ns cho mỗi iểm ảnh . Một tín hiệu clock 25MHz có một khoảng thời gian 40 ns . Một tố ộ clock o hơn một chút sẽ tạo ra một tố ộ l m tƣơi o hơn

3.2.2.5.3. Video Refress

Qu tr nh l m tƣơi m n h nh ắt ầu ở gó tr n n tr i v vẽ 1 iểm ảnh tại một thời iểm t tr i s ng phải Ở uối h ng ầu ti n gi số h ng v ị hỉ ột ƣợ thiết l p lại ể ột ầu ti n Mỗi h ng ƣợ sơn ho ến khi tất ả iểm ảnh ã ƣợ hiển thị Một khi to n ộ m n h nh ã ƣợ sơn qu tr nh làm mới ắt ầu một lần nữ

Vẽ tín hiệu vi eo hoặ l m mới h nh ảnh ằng h sử ụng quy tr nh s u ây C tín hiệu ồng ộ ọ ho m n h nh ắt ầu hiển thị một h nh ảnh mới hoặ khung h nh v m n h nh ắt ầu ở gó tr n n tr i với iểm ảnh 0 0 C tín hiệu ồng ộ ng ng ho iết m n h nh ể l m mới h ng kh ủ 640 pixel

Sau khi 480 òng iểm ảnh ƣợc làm mới với 480 tín hiệu ồng bộ ngang, một tín hiệu ồng bộ dọc reset màn hình với một góc trên bên trái và quá trình tiếp tục. Trong thời gian iểm ảnh dữ liệu kh ng ƣợc hiển thị và chùm tia trở v cột bên trái ể

bắt ầu một quét ngang, các tín hiệu RGB ƣợc thiết l p ể m u en (tất cả các số không).

Hình 3.28. VGA Image - 640 by 480 Pixel Layout

Hình 3.30. Horizontal Sync Signal Timing for 640 by 480 at 60Hz

Để cung cấp các tùy chọn ầu ra trong thiết kế phức tạp, ầu ra video có thể ƣợc phát triển bằng cách sử dụng phần cứng bên trong FPGA. Chỉ ó n m tín hiệu hoặc chân ƣợc yêu cầu, hai tín hiệu ồng bộ và ba tín hiệu màu RGB. Một iện trở và diode mạch ơn giản ƣợc sử dụng ể chuyển ổi tín hiệu ầu ra TTL t FPGA ến tín hiệu tƣơng tự iện áp thấp RGB cho các tín hiệu video. Đi u này hỗ trợ hai cấp ộ cho mỗi tín hiệu trong các dữ liệu RGB v o ó tạo ra một tổng cộng tám màu sắc. FPGA Phase Locked Loop (PLL) có thể ƣợc sử dụng ể tạo tín hiệu clock ồng hồ cho nhi u ộ phân giải video và tỷ lệ làm mới.

3.2.2.5.4. FPGA dựa trên thế hệ tín hiệu VGA

Môt clock ồng hồ MHz 25,175, m ộ phân giải 640x480 thì tỉ lệ xấp xỉ 40ns ƣợc sử dụng ể chia bộ ếm tạo ra các tín hiệu ộng bộ ngang và tín hiệu ộng bộ dọc. Bổ xung bộ ếm ể tạo ra ịa chỉ hàng và cột. Trong một vài thiết kế ộ phân giải iểm ảnh sẽ ƣợc giảm t 640 x 480 tới ộ phân giải thấp hơn bằng cách sử dụng một clock ồng hồ phân chia trên các bộ ếm hàng và cột. C ịa chỉ hàng và cột ƣợ ƣ v o một bộ nhớ RAM cho dữ liệu ồ họa hoặc một máy Char ROM khi ƣợc sử dụng ể hiển thị v n ản. RAM hoặc ROM cần thiết ũng ƣợc thực hiện bên trong chip FPGA.

Hình 3.31. FPGA based generation of VGA Video Signals

3.2.2.5.5. Char – Rom

Font chữ ƣợ lƣu trong ộ nhớ ROM v ƣợc thực hiện trong FPGA. Với bộ nhớ hạn chế của FPGA thì lựa chọn phù hợp là màn hình hiển thị 40 ký tự trên 30 dòng.

Mỗi chữ, số, hoặc biểu tƣợng là một iểm ảnh 8x8 Để làm cho các kí tự lớn hơn mỗi chấm trong các bản ồ phông chữ t ng l n 2pixel o v y kí tự 16x16

3.2.2.5.6. Sơ đồ hiển thị kí tự trên VGA

Hình 3.33 Sơ ồ VGA

Pin name Pin Chức năng

Clock N2(50MHZ) 25-50MHz Clock

VGA_RED E10 Tín hiệu Vi eo m u ỏ

VGA_GREEN D12 Tín hiệu Vi eo x nh

VGA_BLUE B12 Tín hiệu Vi eo x nh l m

VGA_VSYNC D8 Tín hiệu ồng ộ ọ

VGA_HSYNC A7 Tín hiệu ồng ộ ng ng

3.2.2.6 Kết quả thực hiện trên kit De2

CHƢƠNG 4. KẾT LUẬN

Ngày nay, các thiết bị nhúng ngày càng phát triển mạnh mẽ, phục vụ ngày một tốt hơn y u ầu ời sống, sinh hoạt củ on ngƣời. Thiết kế SoC là giải pháp phù hợp ể tạo ƣợc những thiết kế nhanh chóng, tốn ít hi phí v ạt ƣợc hiệu xuất cao.

Với mụ ti u n ầu là tìm hiểu và thiết kế hệ thống SoC và thực hiện trên FPGA: ể tìm hiểu quy trình, cách thức xây dựng hệ thống SoC, thiết kế ƣợc hệ thống SoC hoàn chỉnh t i ã ạt ƣợc những kết quả nhất ịnh ũng nhƣ rút r ƣợc nhi u kinh nghiệm cho bản thân sau khi hoàn thành lu n v n n y

Về lý thuyết: t i ã t m hiểu quy trình thiết kệ hệ thống SoC, tìm hiểu cộng nghệ FPGA ồng thời tìm hiểu các chứ n ng th nh phần tạo nên hệ thống SoC.

Về thực hành và kết quả đạt đƣợc : T i ã thiết kế bộ vi xử lý Mips single-

cycle thực thi các lệnh ơn giản, thiết kế ƣợc các module hiển thị LCD và VGA. Ghép nối ể có thể thực thi kết quả trên Kit De2.

Trong qu tr nh l m t i ũng ã gặp kh ng ít khó kh n trong những gi i oạn và phần việc nhất ịnh, t việc tiếp c n v ịnh hƣớng thực hiện t i n việc tìm hiểu ũng nhƣ tiếp c n công cụ thự hi n Nhƣng ƣới sự trợ giúp của tất cả mọi ngƣời t i ã ần hoàn thành lu n v n ủ m nh ũng nhƣ ú rút nhi u kinh nghiệm phục vụ cho công việc sau này.

Tuy nhiên do thời gian hạn chế nên lu n v n òn những iểm thiếu sót nhất ịnh. Hiện tại tôi ũng mới chỉ d ng lại trong việc thiết kế hệ thống SoC ơn giản, bộ vi xử lý Mips chỉ mới thực hiện ƣợc một số lệnh ơ ản, mới chỉ thiết kế ƣợc các module hiện thị ơ ản LCD và VGA.

Tuy v y, lu n v n ã mở r hƣớng nghiên cứu phát triển thiết kế hệ thống SoC, trở thành tài liệu ể các bạn học viên tiếp tục phát triển. Dự v o ó ó thể thiết kế ầy ủ hơn ộ vi xử lý Mips, thực thi nhi u lệnh hơn xử lý multi y le pipeline… Thiết kế thêm các IP Core ghép nối với hệ thống SoC. Kết hợp ể sử dụng nhi u thành phần hơn trong Kit De2

Cuối cùng, cho phép tôi gửi những lời cảm ơn hân th nh v sâu sắc tới những cá nhân và t p thể ã t n t nh giúp ỡ tôi hoàn thành lu n v n ủa mình: thầy giáo hƣớng d n TS Nguyễn Kim Khánh, công ty VTC Intecom, t p thể thầy cô giáo bộ môn Kỹ thu t máy tính, viện Công nghệ thông tin và truy n th ng trƣờng Đại học Bách Khoa Hà Nội ã giúp ỡ ể tôi hoàn thành lu n v n ủa mình.

TÀI LIỆU THAM KHẢO

[1]. Rapid Prototyping of Digital Systems SOPC Edition : SOPC Edition (James-O.- Hamblen). 2008, XVII.

[2]. Computer Organization and Design, Fifth Edition (David A. Patterson, John L. Hennessy) - October 2013

[3]. Computer System Design: System-on-Chip [Hardcover] (Michael J. Flynn (Author), Wayne Luk (Author)). August 2011

[4]. Advanced FPGA Design: Architecture, Implementation, and Optimization [Hardcover] (Steve kilts). June 2007

[5]. Website : www.xilinx.com

[6]. Website : http://www.altera.com [7]. Website : http://www.embeonline.com