Tăng tốc độ bit từ 10 Gb/s lên 40 Gb/s, 100 Gb/s và hơn nữa… Ta xét hai trƣờng hợp:
Tăng tốc độ bit nhƣng không tăng hiệu suất phổ:
Đối với điều chế hai mức (bi-level modulation) nhƣ On-Off Keying, BPSK: Tăng tốc độ bit của kênh bao nhiêu thì cũng tăng độ rộng phổ của kênh bấy nhiêu, tức là giảm mật độ kênh bấy nhiêu. Vậy năng lực truyền dẫn sẽ không tăng.
Tăng tốc độ bit đồng thời với tăng hiệu suất phổ: Những khó khăn gặp phải: - Ảnh hƣởng nặng nề của tán sắc và hiệu ứng phi tuyến (bảng 1.3).
- Tần số của các mạch điện tử hiện đã tiến dần đến giới hạn cao nhất. - Tiêu hao năng lƣợng lớn, bức xạ lớn.
- Khó thiết kế mạch, giá thành cao.
- Phải phù hợp với cơ sở hạ tầng đang sử dụng.
Tần số
Bảng 1.3 Những thách thức khi tăng tốc độ bit [9]
10 Gb/s 40 Gb/s 100 Gb/s
Độ nhạy CD 1 x 16 x 100
Độ nhạy PMD 1 x 4 x 10
OSNR yêu cầu 1 + 6dB + 10dB
Độ nhạy phi tuyến 1 x 4 x 10
Băng thông điện 10 GHz 40 GHz 100 GHz
Bảng 1.3 đã cho ta thấy những khó khăn gặp phải khi chuyển đổi từ tốc độ 10 Gb/s lên 40 Gb/s và 100 Gb/s (trên hạ tầng quang thiết kế cho hệ thống 10 Gb/s). Ví dụ đối với PMD, với tốc độ 10 Gb/s cho phép 1 lƣợng PMD tối đa là 10 ps thì lúc nâng lên 100 Gb/s chỉ còn 10/10 = 1 ps. Đòi hỏi phải bù chính xác PMD ?
Để giải quyết những thách thức và khó khăn trên chúng ta cần phải sử dụng những kỹ thuật điều chế mới với yêu cầu:
Tốc độ bit cao: ≥ 100 Gb/s trên một kênh bƣớc sóng.
Khoảng cách truyền dẫn xa (trƣớc khi phải dùng Regeneration). Hiệu suất phổ cao để tiết kiệm băng tần: ≥ 2 bit/s/Hz.
Tính miễn nhiễm của tín hiệu đối với CD, PMD, phi tuyến cũng nhƣ hiệu năng của các phƣơng pháp bù CD và PMD.
Khả năng chịu đƣợc các bộ lọc quang dải hẹp: Khi đi qua những bộ lọc này tín hiệu ít bị méo và ít gây ra ảnh hƣởng (Inter-Symbol-Interference, ISI) giữa các ký tự quang.
Dạng phổ hẹp, gọn, phân bố năng lƣợng trên các bƣớc sóng đều. Tỷ lệ lỗi bit (BER) thấp, hệ số phẩm chất Q (Q-factor) cao. Giảm giá thành cho các hệ thống mới.
Dễ nâng cấp cho các hệ thống đang sử dụng.
Trong số những kỹ thuật điều chế tiên tiến đã đƣợc nghiên cứu, các nhà sản xuất thiết bị hàng đầu nhƣ Nortel (bây giờ là Ciena), Alcatel-Lucent, Fujitsu, Huawei… đã lựa chọn DP-QPSK làm kỹ thuật điều chế sử dụng trong công nghệ 100 Gb/s (kết hợp với tách sóng Coherent). Tuy nhiên cũng cần phải nói thêm rằng, để công nghệ 100 Gb/s thành công thì ngoài kỹ thuật điều chế DP-QPSK còn cần phải sử dụng thêm những kỹ thuật khác; nhƣ kỹ thuật xử lý tín hiệu số DSP, kỹ thuật mã sửa lỗi trƣớc FEC… Tất cả những thành phần này đều rất quan trọng trong việc ứng dụng công nghệ 100 Gb/s vào thực tế. Trong khuôn khổ đề tài này, chủ yếu trình bày về kỹ thuật điều chế DP-QPSK, những vấn đề còn lại chỉ được giới thiệu một cách tóm tắt mà không đi sâu vào cụ thể. Những vấn đề liên quan đến điều chế và lý thuyết về kỹ thuật điều chế DP-QPSK sẽ được trình bày trong nội dung của chương 2.
CHƢƠNG II. KỸ THUẬT ĐIỀU CHẾ DP-QPSK TRONG DWDM