10.3.1 Thanh ghi chế độ A (MRA)
Thanh ghi MRA lựa chọn chế độ hoạt động của DTC. CPU không thể truy xuất trực tiếp đến thanh ghi MRA.
Bit Tên Bit Giá trị khởi đầu R/W Đặc tả 7 MD1 6 MD0 Không xác định --- Các bit l00: Chếđộựa ch bình thọn chườếđộng DTC 01: Chếđộ lặp 10: Chếđộ chuyển khối 11: Cấm thiết lập 5 Sz1 Không xác định --- 4 Sz0 Không xác định --- Các bit lựa chọn kích thước dữ liệu của DTC 00: chuyển theo kích thước là byte
01: chuyển theo kích thước là word 10: chuyển theo kích thước là longword 11: cấm thiết lập 3 SM1 Không xác định --- 2 SM0 Không xác định --- Các bit lựa chọn chếđộ địa chỉ nguồn 0X: giá trị trong thanh ghi SAR không thay đổi
bỏ qua)
10: giá trị trong thanh ghi SAR sẽ tăng sau mỗi lần chuyển dữ liệu (tăng 1 nếu kích thước dữ liệu truy xuất là byte, 2: word, 4:
longword)
11: giá trị trong thanh ghi SAR sẽ giảm sau mỗi lần chuyển dữ liệu (giảm1 nếu kích thước dữ liệu truy xuất là byte, 2: word, 4:
longword) 1,0 --- 0 --- Không dùng
Giá trị ban đầu không thể thay đổi
10.3.2 Thanh ghi chế độ B (MRB)
Thanh ghi MRB là thanh ghi lựa chọn chế độ của bộ điều khiển truyền dữ liệu DTC. CPU không thể truy xuất trực tiếp MRB.
Bit Tên Bit Giá trị khởi đầu R/W Đặc tả 7 CHNE Không
xác định --- Cho phép chuy0: Cấm truyền dển dữ liữệu dây chuy liệu dây chuyền ền 1: Cho phép truyền dữ liệu dây chuyền
6 CHNS Không
xác định --- 0: TruyĐiều kiệền truyn dây chuyền dữề lin mệu dây chuyọi lúc ền
1: Truyền dây chuyển chỉ khi mà đếm truyền bằng 0 (transfer counter =0) 5 DISEL Không xác định --- Lựa chọn ngắt DTC 4 DTS Không xác định --- L0: Chựa chỉđịọn chnh vùng lếđộ truyặp/khền cối là ủa DTC đích 1: Chỉđịnh vùng lặp/khối là nguồn 3 DM1 Không xác định --- 2 DM0 Không xác định --- Bit Chếđộđịa chỉ nguồn 0X: DAR sẽ bị cốđịnh
10: DAR sẽ tăng sau một hoạt động truyền dữ liệu (tăng 1 nếu dữ liệu truy xuất là byte, 2 nếu là word, 4 nếu là longword)
11: DAR sẽ giảm sau một hoạt động truyền dữ liệu
1, 0 --- 0 --- Không dùng
Thanh ghi SAR là một thanh ghi 32-bit, chỉ rõ địa chỉ nguồn của dữ liệu sẽđược truyền bởi bộđiều khiển truyền dữ liệu DTC.
Trong chế độ địa chỉ full, thì 32-bit của thanh ghi SAR là hợp lệ. Trong chế độ địa chỉ ngắn, thì chỉ có 24-bit thấp là hợp lệ và các bit từ 31 đến 24 sẽ bị bỏ qua.
Nếu một truy xuất dữ liệu ở dạng word hay longword được thực hiện trong khi thanh ghi SAR đang chứa một địa chỉ lẻ hay nếu truy xuất longword trong khi thanh ghi SAR chứa một địa chỉ có dạng 4n+2, thì chu kỳ bus sẽ bị chia nhỏ thành nhiều chu kỳđể truyền dữ liệu. Chi tiết tham khảo phần 10.5.1, Chia nhỏ chu kỳ bus.
CPU không thể truy xuất trực tiếp thanh ghi SAR.
10.3.4 Thanh ghi địa chỉ đích (DAR)
Thanh ghi DAR là một thanh ghi 32-bit, xác định địa chỉ đích của dữ liệu được truyền đến bởi bộđiều khiển truyền dữ liệu DTC
Trong chế độ địa chỉ dài (đầy đủ), thì cả 32 bit của thanh ghi DAR đều hợp lệ. Trong chếđộ ngắn thì chỉ có 24 bit thấp của DAR là hợp lệ các bit còn lại bị bỏ qua.
Nếu một hoạt động truy xuất một word hay một longword được thực hiện trong khi thanh ghi DAR đang chứa một địa chỉ lẻ, hay một hoạt động truy xuất bộ nhớ longword mà thanh ghi DAR lại chứa một địa chỉ 4n+2 thì chu kỳ bus sẽ được chia thành nhiều chu kỳ truyền dữ liệu nhỏ hơn. Chi tiết, tham khảo phần 10.5.1, Chia chu kỳ Bus
CPU không thể truy xuất trực tiếp thanh ghi DAR.
10.3.5 Thanh ghi counter A (CRA) (thanh ghi đếm truyền)
Thanh ghi DRA là một thanh ghi 16-bit nó xác định số lần dữ liệu được truyền bởi bộđiều khiển truyền dữ liệu DTC.
CPU không thể truy xuất trực tiếp thanh ghi CRA.
10.3.6 Thanh ghi counter B (CRB)
Thanh ghi CRB là một thanh ghi 16-bit, xác định số lần dữ liệu được chuyển bởi DTC trong chếđộ truyền khối. Nó thực hiện chức năng như một bộđếm truyền 16-bit (từ 1 đến 65 536), nó sẽ giảm 1 mỗi lần dữ liệu được chuyển và các bit DTCEn (n=15 đến 0) tương ứng với nguồn kích hoạt (activation source) sẽ bị xóa, sau đó một ngắt quãng sẽđược gửi đến CPU khi mà đếm này đạt đến giá trị bằng H’0000. Đếm truyền có giá trị là 1 khi CRB = H’0001, và 65 535 khi CRB = H’FFFF, và 65 536 khi CRB = H’0000.
Thanh ghi CRB không cho phép trong chếđộ bình thường và chếđộ lặp và CPU không thể truy xuất trực tiếp thanh ghi này.
DTCER bao gồm 8 thanh ghi 16 bit, DTCERA đến DTCERH, nó là thanh ghi mà xác định nguồn ngắt quãng của DTC. Sự tương ứng giữa nguồn ngắt quãng và các bit DTCE được trình bày trong bảng 10.1. Sử dụng các câu lệnh thao tác trên bit như BSET và BCLR để đọc hay ghi vào một bit DTCE. Nếu tất cả các ngắt quãng đều bị che, thì nhiều nguồn kích hoạt (multiple activation sources) có thể được thiết lập một lần (chỉ vào lúc khởi động) bằng việc ghi dữ liệu sau khi thực thi một thực thi một hoạt động độc giả trên thanh ghi liên quan.
Bit Tên bit Giá trị
khởi đầu R/W Đặc tả 15 DTCE15 0 R/W 14 DTCE14 0 R/W 13 DTCE13 0 R/W 12 DTCE12 0 R/W 11 DTCE11 0 R/W 10 DTCE10 0 R/W 9 DTCE9 0 R/W 8 DTCE8 0 R/W 7 DTCE7 0 R/W 6 DTCE6 0 R/W 5 DTCE5 0 R/W 4 DTCE4 0 R/W 3 DTCE3 0 R/W 2 DTCE2 0 R/W 1 DTCE1 0 R/W 0 DTCE0 0 R/W Cho phép kích hoạt DTC
Việc thiết lập các bit này xác định một ngắt quãng liên quan tới một nguồn kích hoạt DTC
[Điều kiện xóa]
- Khi ghi giá trị 0 vào bit này sau khi nó được đọc với giá trị là 1
- Khi mà bit DISEL là 1 và 1 việc chuyển dữ liệu đã hoàn tất.
- Khi một số lần truyền xác định đã kết thúc
Các bit này sẽ không xóa được khi mà bit DISEL có giá trị là 0 và việc luân chuyển dữ liệu chưa kết thúc
10.3.8 Thanh ghi điều khiển (DTCCR)
Thanh ghi DTCCR chỉ định hoạt động kích hoạt DTC bởi phần mềm và bỏ qua việc đọc thông tin chuyển dữ liệu
Chú ý: * chỉ giá trị 0 mới được ghi vào các bit này để xóa cờ.
Bit Tên bit Giá trị
khởi đầu R/W Đặc tả
7-5 --- 0 R Không dùng
4 RRS 0 R/W Cho phép bỏ qua việc đọc thông tin truyền dữ liệu
0: Bỏ qua việc đọc thông tin truyền không được cho phép.
1: Bỏ qua đọc thông tin truyền được cho phép khi mà các chỉ số vector là trùng khớp.
3 RCHNE 0 R/W Cho phép truyền dữ liệu dây chuyền sau khi truyền dữ liệu lặp.
0: Cấm hoạt động truyền dữ liệu dây chuyền sau khi truyền dữ liệu lặp
1: Cho phép động truyền dữ liệu dây chuyền sau khi truyền dữ liệu lặp
2, 1 --- 0 R Không dùng
0 ERR 0 R/(W)* Cờ dừng chuyển dữ liệu 0: Không có ngắt
1: Có ngắt xảy ra
10.3.9 Thanh ghi nền vector (DTCVBR)
Thanh ghi DTCVBR là một thanh ghi 32-bit, xác định địa chỉ nền để hỗ trợ cho việc tính địa chỉ bảng vector. Các bit 31-28 và các bit 11 đến 0 được cố định là 0 và không thể ghi vào các bit này. Giá trị khởi tạo cho DTCVBR là H’0000 0000