III. ĐẶC TÍNH CÔNG NGHỆ MỚ
Một số trong những tính năng quan trọng khác của ARM Cortex A9 đa nhân:
A9 đa nhân:
* Thumb 2: là một công nghệ lập trình có 32-bit hướng dẫn thiết lập mã hóa để
cung cấp cho một hiệu suất tốt. Cung cấp hiệu suất cao điểm của mã ARM truyền thống trong khi giảm thiểu lên đến 30% bộ nhớ trong cần thiết.
Dòng Cortex được thiết kế hỗ trợ tập lệnh ARM Thumb-2, tập lệnh này được pha trộn giữa tập lệnh 16 và 32 bit, nhằm đạt được hiệu suất cao của tập lệnh ARM 32-bit với mật độ mã chương trình tối ưu của tập lệnh Thumb 16 bit. Tập lệnh Thumb-2 được thiết kế đặc biệt dành cho trình biên dich C/C++, tức là các ứng dụng dựa trên nền Cortex hoàn toàn có thể được viết bằng ngôn ngữ C mà không cần đến chương trình khởi động viết bằng assembler như ARM7 và ARM9.
Tập lệnh Thumb-2 có các lệnh đặc biệt giúp lập trình viên dễ dàng viết mã cho nhiều ứng dụng khác nhau. Các lệnh BFI và BFC là các lệnh thao tác trên bit, rất có ích trong các ứng dụng xử lý gói tin mạng. Các lệnh SBFX và UBFX giúp việc chèn vào hoặc trích xuất một số bit trong thanh ghi được nhanh chóng. Lệnh RBIT đảo bit trong một WORD, có ích trong các thuật toán DSP như DFT. Các lệnh bảng rẽ nhánh TBB và TBH tạo sự cân bằng giữa mật độ mã và hiệu suất. Tập lệnh Thumb-2 cũng giới thiệu cấu trúc If-Then mới có thể xác định điều kiện thực hiện tối đa bốn lệnh tiếp theo.
* TrustZone cung cấp mã truy cập bảo mật cho các thiết bị sử dụng. Đảm bảo
thực hiện đáng tin cậy của các ứng dụng bảo mật khác nhau, từ quản lý quyền kỹ
L2 Cache điều khiển L2C-310 L2C-310 Tích hợp L2C-310 L2C-310 Dự kiến sẽ thực hiện 300-800 MHz 300-800 MHz 600-1000 MHz 800-1000 MHz 800-1000 MHz DMIPS / MHz
thuật số thanh toán điện tử. Hỗ trợ rộng rãi từ các đối tác công nghệ và công nghiệp.
* Jazelle DBX trợ giúp trong việc thực hiện Java bytecode được sử dụng trong
trình biên dịch của Java. Jazelle DBX được sử dụng rộng rãi để cung cấp hiệu suất Java rất cao trong các thiết bị cầm tay di động và các thiết bị tiêu dùng khác mà không ảnh hưởng đến tiêu thụ bộ nhớ, tuổi thọ pin hoặc trải nghiệm của người dùng.
*Tối ưu hóa Cache L1: Hiệu suất và điện năng tối ưu hóa cache L1 kết hợp các
kỹ thuật tối thiểu độ trễ truy cập để tối đa hóa hiệu suất và giảm thiểu điện năng tiêu thụ. Cũng cung cấp tùy chọn cho sự gắn kết bộ nhớ cache cho thông tin liên lạc giữa các bộ vi xử lý nâng cao hoặc hỗ trợ phong phú hệ điều hành SMP có khả năng để phát triển đơn giản hóa phần mềm đa nhân.
*L2 cache Coltroler: Cung cấp độ trễ thấp và truy cập băng thông cao.
* Snoop Control Unit: SCU là trung tâm trong công nghệ đa nhân ARM và chịu
trách nhiệm quản lý kết nối thông tin liên lạc, bộ nhớ cache và hệ thống bus. Cortex-A9 MPCore cũng cho thấy nhiều khả năng tăng tốc hệ thống khác và lưu trữ làm chủ thiết bị ngoại vi điều khiển DMA để tăng hiệu suất và giảm tiêu thụ điện rộng hệ thống bằng cách chia sẻ quyền truy cập vào hệ thống phân cấp bộ nhớ cache của bộ vi xử lý. Sự gắn kết hệ thống này cũng làm giảm phần mềm phức tạp liên quan đến việc nếu không duy trì sự gắn kết phần mềm trong mỗi trình điều khiển hệ điều hành.
* Generic ngắt điều khiển: Thực hiện điều khiển tiêu chuẩn hóa và kiến trúc gián
đoạn, GIC cung cấp một cách tiếp cận phong phú và linh hoạt để thông tin liên lạc giữa các bộ vi xử lý và định tuyến và ưu tiên của ngắt hệ thống. Hỗ trợ lên đến 224 ngắt độc lập, dưới sự kiểm soát của phần mềm, phân phối của các ngắt trên CPU, phần cứng ưu tiên, và định tuyến giữa các hệ điều hành và TrustZone - phần mềm quản lý lớp được thực hiện. Sự linh hoạt định tuyến và hỗ trợ cho việc ảo hóa các ngắt trong hệ điều hành , cung cấp một số tính năng chính cần thiết để tăng cường các khả năng của một giải pháp sử dụng.