Trên thực tế việc thực hiện chỉnh lƣu đồng bộ phần thứ cấp trong mạch cộng hƣởng gặp không ít khó khăn. Khi điện áp đầu vào cộng hƣởng và điện áp đầu ra không cùng pha, việc đồng bộ các tín hiệu từ phần sơ cấp để điều khiển phần thứ cấp của MOSFETs là không hề dễ dàng. Do đó, một sơ đồ điều khiển mới đã đƣợc phát triển và làm việc độc lập với quá trình chuyển mạch bên sơ cấp mà không yêu cầu bất kỳ sự đồng bộ hóa nào. Bằng cách đo chính xác điện áp trên thứ cấp của MOSFETs, phƣơng pháp điều khiển mới này có thể đóng/cắt chính xác bộ chỉnh lƣu đồng bộ dùng các MOSFETs. Giải pháp này có thể cạnh tranh với bộ chỉnh lƣu dùng diode Schottky bởi các ƣu điểm của MOSFETs. Khi tổn thất dẫn của MOSFET là tích của dòng điện cực máng (D) và điện trở giữa cực D và cực gốc (S) RDS (trạng thái on), giữ cho RDS (trạng thái on) chuyển dịch rất chậm để có đƣợc sự suy giảm đáng kể về tiêu tán công suất trong linh kiện. Khi đó tổn thất công suất là nhỏ nhất và hiệu suất biến đổi năng lƣợng là lớn nhất.
Để thực hiện chỉnh lƣu đồng bộ ta đƣa ra sơ đồ điều khiển. Về cơ bản, sơ đồ điều khiển đặc trƣng này thu đƣợc điện áp ngang qua MOSFET và so sánh nó với hai điện áp ngƣỡng âm để xác định chính xác chuyển dịch đóng/cắt cho các thiết bị. Ngƣỡng điện áp âm lớn hơn, VTH2, xác định dòng điện chạy qua diode và do vậy sẽ điều khiển vùng chuyển đổi đóng của thiết bị bán dẫn công suất. Tƣơng tự, ngƣỡng điện áp âm, VTH1, quyết định mức của dòng điện mà tại đó thiết bị sẽ cắt, nhƣ trình bày trong hình 2.25. Logic điều khiển đƣợc kết hợp vào trong sơ đồ mới sẽ làm giảm thiểu các ảnh hƣởng nhiễu tạp và ngăn chặn đóng/cắt nhầm cũng nhƣ là tiếng ồn (chattering) khi dòng điện trong linh kiện chuyển dịch giữa diode và kênh. Ngoài ra, mạch điều khiển đƣợc thiết kế để phù hợp với nguồn cấp VCC, nhằm cho phép nó đƣợc cấp nguồn trực tiếp từ đầu ra của bộ biến đổi.
Trễ lan truyền khi đóng/cắt là rất thấp, nhƣ trong hình 2.26, nhằm tạo cho quá trình đóng và cắt một lƣợng chuyển dịch gần với dòng bằng zero. Ƣớc tính rằng, ứng với mỗi một lƣợng thời gian sƣờn lên tr bằng 10 ns và lƣợng thời gian sƣờn xuống tf bằng 5 ns, thì trễ lan truyền tƣơng ứng là tDon và tDoff bằng 60 và 70 ns.
Hai bộ so sánh điện áp cao, tốc độ cao sẽ cảm biến điện áp kiểu vi sai giữa cực máng D và cực gốc S (VDS) của MOSFETs, trong khi đó dòng qua thiết bị đƣợc cảm biến bằng cách xử dụng RDS(on) nhƣ là một điện trở mắc song song và điều
Hình 2.26. Trễ lan truyền trong thời gian đóng cắt
khiển chân gate(G) của MOSFET. Mạch logic bên trong đƣợc dùng để đóng và cắt các thiết bị công suất tại thời điểm chuyển đổi dòng điện zero. (Hình 2.27)
Nguyên lý hoạt động của mạch logic:
Khi pha dẫn dòng của MOSFET trong chỉnh lƣu đồng bộ đƣợc khởi tạo, dòng điện sẽ bắt đầu chạy từ diode trên MOSFET, tạo ra một điện áp âm VDS ngang qua nó. Diode này thông thƣờng có sụt áp cao hơn nhiều (0.5 ~ 0.7V) so với sụt áp gây ra bởi nội trở MOSFET. Sụt áp trên diode sẽ kích hoạt điện áp ngƣỡng đóng (thông mạch) VTH2. Điện áp ngƣỡng VTH2 đƣợc duy trì đủ nhỏ để thu hẹp thời gian dẫn trên diode và đủ lớn để chống nhiễu. Do vậy, một dải phù hợp là từ −100 đến −300 mV. Thông thƣờng chọn là −140 mV.
Khi VTH2 đƣợc kích hoạt, mạch điều khiển sẽ khiến cho cực gate(G) của MOSFET mở (on). Điều này sẽ gây ra một điện áp VDS = ID×RDS(on). Sụt áp này thƣờng bị kèm theo bởi một lƣợng dao động có thể kích hoạt đầu vào bộ so sánh để
khóa (turn off). Do vậy, cần có một khoảng thời gian trống cố định tối thiểu (minimum on-time - MOT) để đảm bảo duy trì công suất MOSFET mở trong một khoảng thời gian tối thiểu. Thông thƣờng, MOT đƣợc đặt bằng 750 ns. Thời gian MOT cố định hạn chế thời gian dẫn dòng tối thiểu của bộ chỉnh lƣu thứ hai và tần số chuyển mạch (đóng/cắt) cực đại của bộ biến đổi.
Khi MOSFET đã đƣợc thông, nó sẽ duy trì trạng thái thông mạch cho đến khi dòng chỉnh lƣu suy giảm về đến mức giá trị mà tại đó VDS sẽ cắt với điện áp ngƣỡng khóa cố định VTH1. Do các dòng điện qua thiết bị là dạng sin, nên điện áp VDS sẽ cắt qua ngƣỡng VTH1 với một giá trị di/dt tƣơng đối thấp. Khi ngƣỡng này bị cắt qua, cực điều khiển(gate) sẽ khóa lại, dòng điện sẽ bắt đầu chạy vòng qua diode, gây cho điện áp VDS chuyển sang giá trị âm. Tùy thuộc vào lƣợng dòng điện dƣ, VDS có thể một lần nữa gây kích hoạt ngƣỡng làm việc. Nhằm ngăn chặn kích mở làm việc sai, , VTH2 đƣợc để trống trong một khoảng thời gian đặt là tBLANK sau khi VTH1 đƣợc kích hoạt, nhƣ thể hiện trong hình 2.28. Khi điện áp VDS cắt qua ngƣỡng reset dƣơng VTH3, tBLANK sẽ bị loại bỏ ra và mạch điều khiển sẽ sẵn sàng cho chu kỳ dẫn tiếp theo, nhƣ thể hiện trong hình 2.28. Khoảng thời gian xung trống cụ thể ở đây là
tBLANK bằng 17 μs.
Nhằm cực đại thời gian dẫn và giảm thiểu thời gian dẫn qua diode, ngƣỡng điện áp khóa (turn-off) VTH1 đƣợc chọn gần bằng zero. Do đó nó đƣợc chọn bằng −6 mV.
Mạch điều khiển đƣợc mô tả ở trên và biểu diễn trong hình 2.27 đã đƣợc tích hợp vào trong một chip đơn sử dụng công nghệ xử lý Gen 5 HVIC. Với hai bộ điều khiển cực gate on-chip, chíp điều khiển thông minh bên phía thứ cấp IR1168, có khả năng điều khiển hai kênh N của MOSFETs đƣợc sử dụng nhƣ các bộ chỉnh lƣu đồng bộ trong các bộ biến đổi DC/DC cộng hƣởng cách ly. Về cơ bản chíp này cảm biến điện áp trên cực D và cực S ngang qua các MOSFETs bằng các bộ so sánh tốc độ cao, điện áp cao (200V). Mạch logic đảm bảo rằng MOSFETs đóng (turn on) và cắt (turn off) trong khoảng lân cận với chuyển dịch dòng zero. Bằng cách ngăn chặn các chuyển tiếp không chính xác tại cực gate và khóa nhầm, biểu diễn trong hình 2.28, đảm bảo làm việc ở cả hai chế độ tần số cố định và thay đổi. Một thiết lập cho bộ chỉnh lƣu bán cầu cộng hƣởng LLC sử dụng một chip điều khiển IR1168 và hai MOSFETs (SR1và SR2) đƣợc minh họa trong hình 2.29. Từ mạch điện trong hình 2.29, chỉ có 3 phần tử thụ động bên ngoài đƣợc dùng cùng với các MOSFETs để hoàn thiện thiết kế này, hai điện trở cực gate của MOSFET chỉnh lƣu đồng bộ, Rg1 và Rg2 và tụ điện phân ly nguồn cấp Cdc.
Khi các MOSFETs chỉnh lƣu đồng bộ đóng và cắt tại các mức điện áp VDS gần với zero, điện trở cực gate Rg1 và Rg2 không có bất kỳ một ảnh hƣởng gì đến các chuyển dịch này. Rgloop > iss g C L 2 (2 -3)
Do đó, để tránh vòng dao động, nó đƣợc tính bằng cách sử dụng mối quan hệ trong phƣơng trình(2-3). Trong đó, Lg là điện cảm cực gate (G) và Ciss là điện dung đầu vào của MOSFET.
Ngoài ra, các điện trở cực gate cũng cùng chia sẻ các tổn thất công suất điều khiển cực gate với chip điều khiển IR1168. Trong mạng RC nối tiếp, năng lƣợng phân tán trên điện trở bằng đúng với năng lƣợng tích trữ trong tụ điện. Ở đây, tụ điện đƣợc xem là tụ nạp cực gate của MOSFET đồng bộ, chân điều khiển cực gate của IR1168 luôn nối tiếp với điện trở ngoài của cực gate, điều này có nghĩa là chúng sẽ chia sẻ tuyến tính sự tiêu tán công suất.
Sử dụng phƣơng trình (2-4), Vcc đƣợc dùng để tính toán cho sự thay đổi của các tần số chuyển mạch của bộ biến đổi và điện dung cực gate Csync với các giá trị khác nhau của tổng điện trở gate Rg1,2. Các kết quả đƣợc vẽ trong hình 2.30và hình 2.31. Các tính toán cho Vcc trong hình 2.30 và hình 2.31, giả thiết tại TJ(max)=125°C, nhiệt độ môi trƣờng của IC là 55°C, nội trở cực gate là 1Ω. Trong thực tế, tổng điện trở cực gate Rg1,2 bao gồm các nội trở và điện trở ngoài.
VCCmax = CC Rg Rg IC I P P P max 1 2 Trong đó: PICmax = GJA amb IC J R T T max _
; ICC = I QCC +2. fSWmax . Csync . Vghigh + 1.18.108fSWmax
PRg1,2 là tổng công suất tiêu tán trên các điện trở cực gate Rg1,2, và ICC là dòng
điện làm việc của chip điều khiển IR1168. Vghigh là điện áp ra tại cực gate của IR1168, trong khí đó fSWmax là tần số chuyển mạch cực đại của bộ biến đổi.
Hình 2.30 và hình 2.31 chỉ rõ đƣợc mối quan hệ giữa các thông số này và vai trò của điện áp nguồn và điện trở đóng vai trò quan trọng nhƣ thế nào trong khi thiết kế hài hòa. Các đồ thị tra cứu nhanh cho phép ngƣời thiết kế lấy ra đƣợc một sự kết hợp tối ƣu của tần số đóng cắt, điện áp nguồn, và điện trở của cực gate. Trong trƣờng hợp chip đƣợc cấp nguồn trực tiếp từ bên ngoài, giá trị tối thiểu của tụ phân ly đƣợc tính nhƣ trong phƣơng trình (2-5).
(2-4)
Hình 2.31. Mối quan hệ điện áp và tần số chuyển mạch khi thay đổi tổng trở cực điều khiển
cc SW dc R f C . . 2 min min _
RCC là điện trở giới hạn dòng điện nối tiếp về phía nguồn cấp. Giá trị tính toán đƣợc có thể thay đổi đối với các hệ thống khác nhau. Một tụ gốm tối thiểu 1μF nên đƣợc dùng để tách nhiễu.
Khi độ tự cảm của MOSFET có thể tạo ra một điện áp rơi khi chịu một dòng quá độ di/dt, dòng điện này có thể làm trôi các mức ngƣỡng on/off dẫn đến làm giảm mức độ hiệu quả của phƣơng pháp điều khiển bằng cảm biến điện áp. Cần thiết phải duy trì độ tự cảm này ở mức thấp nhất.
2.5. Kết luận
Trong chƣơng này, các bộ cộng hƣởng lần lƣợt đƣợc phân tích và đánh giá để áp dụng vào bộ biến đổi front-end DC/DC. Mục tiêu là tìm ra một bộ thích hợp có khả năng đạt hiệu suất cao tại điện áp đầu vào cao và tổn thất chuyển mạch nhỏ nhất. Ba bộ biến đổi truyền thống đƣa ra là bộ SRC, PRC và SPRC. Tuy có những ƣu điểm nhƣng nhƣợc điểm của cả ba bộ biến đổi là dải đầu vào bị hạn chế và không tận dụng đƣợc điện áp đầu vào cao. Trong khi đó bộ biến đổi LLC đƣợc ra đời nhƣ một giải pháp hiệu quả. Với bộ LLC, hiệu suất đầu vào tại điện áp cao đƣợc tối ƣu hóa và bộ biến đổi vẫn có thể hoạt động ở dải điện áp đầu vào rộng. Qua các phân tích và đánh giá, bộ LLC tỏ ra là có thể làm tăng hiệu suất đáng kể cho bộ front-end DC/DC. Phần tiếp theo ta sẽ đi phân tích các phƣơng pháp điều khiển để ổn định điện áp đầu ra.
Chƣơng 3
PHÂN TÍCH PHƢƠNG PHÁP ĐIỀU KHIỂN
Xuất phát từ các phân tích của chƣơng trƣớc thì nhận thấy để điều khiển điện áp ra của bộ nguồn thì có thể can thiệp vào hai yếu tố: đó là thay đổi điện áp đầu vào mạch cộng hƣởng hoặc thay đổi hệ số nhân áp của mạch cộng hƣởng thông qua thay đổi tần số. Từ đó có ba phƣơng pháp điều khiển để ổn định điện áp đầu ra là điều khiển tần số, điều khiển độ rộng xung và phƣơng pháp kết hợp cả hai phƣơng pháp trên.