2.3.1 San bằng kênh (Equalization)
Về ý tưởng, san bằng kênh là việc mắc thêm vào hệ thống một mạch lọc có hàm truyền E(f) nghịch đảo với hàm truyền của kênh vô tuyến, E(f) = 1/Hc(f), nhờ vậy hàm truyền tổng cộng của hệ thống có dạng:
H(f) = HT(f)Hc(f)HR(f)E(f) = HT(f)HR(f) (2.17)
ATDE thường được thiết kế dựa trên các mạch lọc giàn (transversal
filter) với nguyên tắc triệt ISI bằng cách có thể nhân thêm vào các số hạng của
tổng ISI các hệ số lọc ck sao cho tổng ISI từ L symbol trước và sau (theo biểu thức 1.12) tới symbol đang xét gần như triệt tiêu:
0 ISI L k ( S) k 0 k L k A h kT c =− ≠ ≈ ∑ × − × ≈ (2.18)
Để tín hiệu không méo, bộ lọc giàn trong cần tới cả thảy 2L+1 khâu trễ và 2L+1 hệ số nhân ck sao cho biểu thức (1.12) có thể viết gần đúng (bỏ qua các số hạng rất bé, có chỉ số k khá lớn, do đáp ứng xung hệ thống thường tắt rất nhanh):
0 (0) L k ( S) k k L w + A h kT c A =− ≈ ∑ × − × ≈ (2.19)
Vị trí của mạch san bằng trong hệ thống vô tuyến số dung lượng lớn được thấy trên sơ đồ khối hình 1.3, trong thực tế có dạng thí dụ như trên hình 2.19. Sơ đồ của một bộ lọc giàn được minh họa trên hình vẽ 2.20.
Hình 2.19 Vị trí ATDE trong phần thu
Hình 2.20 Cấu trúc một mạch lọc giàn trong ATDE [2]
Các thuật toán điều chỉnh thích nghi các hệ số ck (của mạch lọc giàn) thường là Cưỡng ép không ZF (Zero Forcing) hay Trung bình bình phương cực tiểu LMS (Least Mean Square).
Hình 2.21 Đáp ứng xung của hệ thống, B = 9 dB, f0 = fc, ATDE 7 khâu
Hình 2.22 Chòm sao tín hiệu thu, B = 9 dB, f0 = fc, ATDE 7 khâu
Hình 2.23 BER của hệ thống, B = 9 dB, f0 = fc, ATDE 7 khâu
Nhận xét: So với trường hợp không có ATDE như trên các hình 2.12 đến
2.14, khi sử dụng ATDE 7 khâu, chất lượng hệ thống được cải thiện rõ rệt: Đáp ứng xung của hệ thống bây giờ hầu như cắt 0 tại t = kTS (k ≠ 0), do vậy ISI sinh ra
giảm hẳn, thể hiện ở các cụm tín hiệu trên chòm sao tín hiệu thu gần như lý tưởng (gần như chỉ gồm 64 điểm như chòm sao phát) và BER đạt gần như lý tưởng (BER = 10-6 tại Eb/N0 ; 19 dB, chỉ hơn giá trị lý tưởng 18.75 dB rất ít, hơn 0.25 dB một chút).
Hình 2.25 BER của hệ thống, B = 5 dB, (f0 – fc)/W0-0 = 0.2, ATDE 7 khâu
Nhận xét: So với trường hợp không có ATDE như trên các hình 2.15 và
2.16, khi sử dụng ATDE 7 khâu, chất lượng hệ thống được cải thiện rất rõ rệt: Đáp ứng xung của hệ thống hầu như cắt 0 tại t = kTS (k ≠ 0) và thành phần ảo của đáp
ứng xung (đường màu đỏ trên hình 2.24) giảm hẳn, do đó nhiễu chéo I/Q giảm. BER đạt gần như lý tưởng (BER = 10-6 tại Eb/N0 ; 19 dB, chỉ hơn giá trị lý tưởng 18.75 dB rất ít, chưa đến 0.25 dB).