Tưởng tổng quát của phương pháp

Một phần của tài liệu nghiên cứu kỹ thuật điều chế độ rộng xung PWM (Pulse Width Modulation) cho bộ nghịch lưu đa bậc ghép tầng (Cascade inverter) (Trang 45)

1. Tổng quát về phương pháp điều chế vector không gian dùng sóng mang

1.1 tưởng tổng quát của phương pháp

Dựa trên cơ sở lý thuyết phân tích tương quan giữa SVPWM và sóng mang đơn cực (carrier based unipolar PWM), phương pháp điều chế vector không gian dùng sóng mang thực chất là tạo ra một sóng điều chế mới có nhiều ưu điểm hơn so với các sóng điều chế cũ.

Các tác giảđã đưa ra giải thuật điều chế dựa trên phân tích cho bộ nghịch lưu áp

đa bậc dạng diode kẹp NPC.

Điện áp điều chế của bộ nghịch lưu áp đa bậc có thể được phân tích thành các thành phần như sau:

SVTH: Trần Quốc Hoàn 46/102 Hình 5.1: Bộ nghịch lưu áp 5 bậc dạng diode kẹp và phân tích điện áp điều chế.

¾ Reference – phase to pole voltages (điện áp pha – tâm nguồn DC hay còn gọi

đơn giản là điện áp điều chế) là độ lớn điện áp giữa một đầu pha tải của bộ

nghịch lưu và một điểm điện thế chuẩn trên mạch DC (thường chọn là điểm trung tính O, như trên hình), bao gồm điện áp thành phần thứ tự thuận – nghịch (active voltages) Vx12 và điện áp thành phần thứ tự không (reference common mode) V0ref :

Vxref = Vx12 + V0ref , với x = a, b, c (5.1) Giới hạn của điện áp điều chế:

0 ≤ Vxref ≤ Vs (5.2)

Với Vs là tổng điện áp của các nguồn DC.

¾ Active voltages (điện áp thành phần thứ tự thuận – nghịch): trong biểu đồ

vector, điện áp ba pha thứ tự thuận – nghịch được xác định bởi biên độ Vref và góc pha θ của vector điện áp tương đương, hoặc từ điện áp phase – to pole voltages sau khi loại trừ thành phần offset.

Va12 = Vref.cosθ

Vb12 = Vref.cos(θ −2π 3) (5.3) Vc12 = Vref.cos(θ−4π 3)

¾ Định nghĩa hai giá trị lớn nhất và nhỏ nhất của điện áp ba pha thứ tự thuận – nghịch:

SVTH: Trần Quốc Hoàn 47/102 Và Vk = k.Vdc , với k = 0, 1, 2, 3... (n-1) là bậc của điện áp DC.

¾ Định nghĩa hai bậc điện áp gần nhất với điện áp điều chế Vxref : 0 ≤ VLx ≤ Vxref ≤ VHx ≤ Vs

VHx = VLx + Vdc (5.6)

¾ Additional common mode (điện áp offset) V0add: được đề nghị cộng thêm vào điện áp điều chế nhằm thu được một điện áp điều chế mới tối ưu hơn V’xref

V’xref = Vxref + V0add = Vx12 + V0ref + V0add (5.7)

Hình 5.2: Mối quan hệ giữa các thành phần điện áp.

Một phần của tài liệu nghiên cứu kỹ thuật điều chế độ rộng xung PWM (Pulse Width Modulation) cho bộ nghịch lưu đa bậc ghép tầng (Cascade inverter) (Trang 45)

Tải bản đầy đủ (PDF)

(102 trang)