- Thời gian thiết lập: đối với một DAC lă thời gian cần thiết để điện âp ra đạt tới giâ trị tới hạn sai số xung quanh giâ trị ổn định Giới hạn năy thường lă =½ LSB hoặc biểu
3.1.3.3.2.Bộ chuyển đổi DA theo kiểu thang điện trở R-2R (R-2R ladder)
Hình 3.9. DAC theo phương phâp mạch R-2R
DAC với thang điện trở R-2R khắc phục được một số nhược điểm của DAC điện trở trọng lượng.
Mạch chỉ gồm hai điện trở R vă 2R mắc theo hình thang với nhiều khoâ điện (mỗi khoâ điện cho một bít) vă một nguồn điện âp chuẩn Uch.(Xem Hình 3.9)
Ðại lượng cần tìm lă dòng Ith chảy văo mạch KÐTT khi có một số khoâ điện được nối với Uch. Theo mạch điện ta có:
Ura = -Ith.Rf
Xĩt tại chuyển mạch tương ứng với bít thứ i, nút tương ứng trín mạch hình thang lă 2i . Sử dụng định lý Thevenin, khi đóng chuyển mạch văo Uch thì điện thế tương đương Thevenin tại nút 2i sẽ lă Uch/2 vă nguồn tương có nội trở lă R, như vậy tại nút 2i+1 (tiến về phía mạch KÐTT) ta có nguồn tương đương Thevenin có trị số lă Uch/4 vă nội trở lă R.
ĐH Công Nghệ - ĐHQG Hă Nội Khóa Luận Tốt Nghiệp
Từ những kết quả trín suy ra rằng khi di chuyển về phía mạch KÐTT thì trị số điện thế Thevenin tại mỗi nút bằng một nửa trị số tại nút kề cận bín trâi nó, vă tại nút 2n-1 do đặc tính của bộ KÐTT điện thế được coi bằng 0V.
Một câch tổng quât, ta có công thức để tính điện âp ra của một DAC n bít với điện trở hình thang R-2R như sau:
(2 1 1 2 2 2 ... 21 1 20 0). . 2 R B B B B R U U n n n n n t ch ra = − − − + − − + + +
Trong đó B0 < Bn-1 có giâ trị "0" hoặc "1".
Câc DAC theo thang điện trở phải dùng số điện trở khâ lớn, ví dụ nếu một DAC n bít thì cần dùng 2(n-1) điện trở trong khi phương phâp điện trở trọng lượng chỉ phải dùng n thôi. Nhưng bù lại độ chính xâc vă tính ổn định của tín hiệu ra được đảm bảo tốt hơn.