Thiết kế hệ thống điều khiển thiết bị điện bằng đường truyền điện thoại thông qua giải mã tín hiệu chuông

MỤC LỤC

IC GIẢI MÃ ĐỊA CHỈ

Khi vi xử lý đang đọc (Read) từ một ngoại vi, RD\ xuống thấp và dòng dữ liệu hướng đến vi xử lí, tuyến địa chỉ thấp không cần thiết phải được đệm trong hệ thống này (nếu đệm càng tốt) vì trong bản thân mạch chốt 74LS573, dữ liệu địa chỉ đã được đệm rồi. Có nhiều kĩ thuật khác nhau để thực hiện 1 trong 3 phương pháp trên : (1) Giải mã địa chỉ dùng logic ngẫu nhiên (Address Decoding using Random Logic).

SƠ ĐỒ KHỐI CỦA MẠCH ĐIỀU KHIỂN THIẾT BỊ ĐIỆN BẰNG ĐIỆN THOẠI

    Sau khi điều khiển xong, người điều khiển gác máy điện thoại thì lúc này không có lệnh điều khiển gởi đến mạch thì sau thời gian khoảng 30 giây mạch sẽ tự động ngắt mạch kết nối thuê bao. Mặt khác, khối cảm biến chuông phải bảo đảm sự cách ly về điện vì tín hiệu chuông có mức điện áp cao từ 75 Vrms → 90 Vrms trong khi ngừ ra của khối phải phự hợp với mức logic 0 là 0V và mức logic 1 là 5V. Khối xử lý trung tâm điều khiển khối kết nối thuê bao, lúc này khối kết nối thuê bao có vai trò là đóng tải giả cho thuê bao, để tổng đài cho thông thọai 2 thuê bao với nhau.

    Khi tổng đài cho thông thọai giữa hai thuê bao, nếu trên đường dây thuê bao có xuất hiện tín hiệu tone, thì khối này sẽ nhận được và giải mã chúng ra thành 4 bit tương ứng. Đồng thời mức logic của chân điều khiển ngừ ra của khối này phải đưa ra một xung ở mức logic cao để tỏc động đến khối xử lý trung tâm và 4 bit tương ứng đã giải mã được đưa đến khối giải mã và hiển thị. Tín hiệu âm tần với biên độ tín hiệu bé không đủ sức tải trên đường dây thọai vì vậy chúng được khuếch đại đủ lớn, 1 phần đưa ra loa, 1 phần tải trên đường dây điện thọai để phản hồi về người điều khiển.

    Khối công suất có nhiệm vụ khuếch đại và chuyển đổi mức điều khiển có dòng nhỏ thành tín hiệu điều khiển có dòng điện lớn hơn để đóng ngắt được relay và kết nối tải. Khối vi xử lý nhận mã thiết bị, đọc cơ sở dữ liệu của thiết bị đó và điều khiển khối báo nhạc báo trạng thái hiện thời của thiết bị nhằm mục đích gợi nhớ cho người điều khiển.

    Hình 3.1 : Sơ đồ khối của hệ thống điều khiển
    Hình 3.1 : Sơ đồ khối của hệ thống điều khiển

    TÍNH TOÁN – THIẾT KẾ MẠCH PHẦN CỨNG SƠ ĐỒ MẠCH CPU – GIAO TIẾP ĐƯỜNG TRUYỀN – BÀN PHÍM

    KHỐI CẢM BIẾN CHUÔNG

      Mục đích của cầu diode không những tạo ngừ ra của cầu diode tớn hiệu điện ỏp cú cực tớnh nhất định mà cũn tăng đụi tần số gợn sóng, nhấp nhô của tín hiệu, như vậy tần số gợn sóng sau khi qua cầu diode là 50Hz. DZ có tác dụng chống nhiễu, nếu nhiễu có mức điện áp nhỏ hơn điện áp ngưỡng Vz thì Dz không dẫn, không cấp dòng cho diode phát quang của Optron. Khi diode optron phân cực thuận, diode này phát sáng kích vào chân B của BJT quang làm cho BJT quang dẫn bão hòa, làm điện áp cực E của BJT quang lên mức [1], mức logic này được qua 2 mạch tích phân và vi phân kết hợp với 2 cổng đảo để điều khiển bộ đếm (4518) đếm số lần đổ chuông.

      Trên đường dây này không những có tín hiệu âm thoại AC mà còn có hiệu điện thế DC , do đó diode cầu này không có chức năng chỉnh lưu mà có tác dụng chống đảo cực. Khối tạo trở kháng giống như 1 thuê bao nhấc máy gồm T12, R11, R12, C5 được mắc như hình vẽ tạo thành 1 nguồn dòng để lấy dòng đổ vào mạch giống như của một thuê bao của bưu điện. Sau khi có được xung vuông, xung này được xác định tần số và kiểm tra chúng có tương ứng với cặp tần số chuẩn DTMF hay không nhờ thuật tóan trung bình phức hợp (complex averaging).

      Lúc này cặp tone đã được ghi nhận và sẵn sàng truy xuất ở ngừ ra nếu ngừ TOE ở mức tớch cực cao thỡ 4 bit mó đó giải mó được sẽ truy xuất ra bên ngòai. Sau một thời gian chuyển trạng thái lên mức cao ngừ STD sẽ chuyển xuống mức thấp và VC giảm xuống, khi VC <VTST thỡ sẽ điều khiển thanh ghi dò cặp tone mới.

      Hình : mạch nhận tín hiệu chuông
      Hình : mạch nhận tín hiệu chuông

      ĐÁNH GIÁ – HƯỚNG PHÁT TRIỂN ĐỀ TÀI

        Qua phần giới thiệu, thiết kế và thi công đã thể hiện rừ như thế nào là một hệ thống điều khiển bằng điện thoại và hơn nữa tự nó khẳng định được rằng trong tương lai hệ thống này sẽ được đưa vào ứng dụng trong thực tiễn. - Mã điều khiển (password) của hệ thống gồm 4 chữ số (đề tài cũ chỉ có 2 chữ số) được cài đặt và thay đổi tùy theo ý thích của người sử dụng, tăng tính bí mật cho hệ thống vì xác suất ngẫu nhiên bấm đúng mật mã thấp. - Ngoài chức năng điều khiển tắt mở thiết bị thông thường như các đề tài trước, hệ thống này còn cài đặt được thời gian làm việc cho thiết bị và khi có trường hợp khẩn cấp có thể tắt đồng loạt 8 tải để phòng ngừa các trường hợp đáng tiếc xảy ra.

        Tất cả từ điều khiển đều ghi vào trong thanh ghi từ điều khiển, thanh ghi từ điều khiển được chọn khi A1A0 = 11 và từ điều khiển sẽ quy định bộ đếm nào được lập trình. Nếu một bộ đếm được lập trình để đọc/ghi 2 byte số đếm thì chương trình sẽ không chuyển đổi việc điều khiển giữa ghi byte thứ nhất và byte thứ 2 lên bộ đếm khác mà chỉ ghi trên cùng một bộ đếm. Ngừ ra của bộ đếm được chọn (OL) sẽ chốt số đếm ngay khi nhận lệnh chốt và giữ lại cho đến khi CPU đọc ra (hoặc khi bộ đếm lập trình lại), số đếm tiếp theo sẽ khụng được chốt tự động khi đú ngừ ra chốt của bộ đếm được chọn lặp lại để cho ra một giá trị đếm khác (CE).

        Nếu một bộ đếm được lập trình để đọc/ghi 2 byte thì một chương trình không phải chuyển đổi việc điều khiển giữa đọc byte thứ nhất và byte thứ 2 với một chương trình khác mà chỉ đọc trên cùng một bộ đếm và vì vậy một số đếm có thể được đọc ra. Null Count bit D6 chỉ ra rằng : khi số đếm sau cùng ghi trong thanh ghi bộ đếm thì (Counter Register (CR)) được đưa vào trong Couting Element (CE) thời gian xảy ra phụ thuộc vào kiểu bộ đếm và mô tả mode nhưng cho đến khi số đếm sau cùng được đưa vào trong Couting Element (CE) thì nó không thể đọc ra từ bộ đếm.

        Sơ đồ chân - cấu trúc bên trong và các tín hiệu vào/ ra :
        Sơ đồ chân - cấu trúc bên trong và các tín hiệu vào/ ra :

        HARDWARE RETRIGGERABLE ONE – SHOT (đa hài đơn ổn tái kích hoạt)

        Nếu chỉ ghi LSB vào bộ đếm thì sau khi bộ đếm đạt tới 0 sẽ quay vòng lại FFFFH và dừng bộ đếm. Tuy nhiên nếu LSB được gửi đi sau khi bộ đếm đếm lùi từ FFFFH thì MSB được đưa vào bộ đếm để đếm mà không dừng bộ đếm lại.

        RATE GENERATOR (phát xung)

          Nó bao gồm đơn vị logic và số học ALU (Arithmetic and Logic Unit), đơn vị địnhthời và điều khiển (Timing and Comtrol Unit), Bộ giải mã và thanh ghi lệnh (Instruction Register. and Decoder), Dãy thanh ghi (Register Array), điều khiển ngắt (Interrupt Control) và điều khiển I/O nối tiếp (Serial I/O Control). Đơn vị này thực hiện các chức năng tính toán : nó bao gồm Thanh ghi tích trữ (Accumulator), Thanh ghi tạm (Temporary register), các mạch logic và số học, 5 cờ báo (Flag). Cờ này chỉ được sử dụng bên trong đối với các phép toán liên quan đến số BCD, và không khả dụng đối với người lập trình muốn chuyển đổi trình tự của một chương trình bằng một lệnh nhảy.

          Đơn vị này đồng bộ với tất cả các hoạt động của vi xử lý bằng xung đồng hồ, phát ra các tín hiệu điều khiển cần thiết cho việc tryền thông tin giữa vi xử lý và các ngoại vi.  Cộng : bất kỳ một số 8 bit, hoặc nội dung của thanh ghi, hoặc nội dung của một ô nhớ có thể được cộng với nội dung của thanh ghi tích trữ và tổng được lưu vào thanh ghi tích trữ.  AND, OR, XOR : Bất kì một số 8 bit, hoặc nội dung của 1 thanh ghi, hoặc nội dung của một ô nhớ có thể được logic AND, OR, hoặc XOR với nội dung của thanh ghi tích trữ.

           So sánh : bất kì một số 8 bit, hoặc nội dung của một thanh ghi, hoặc nội dung của một ô nhớ có thể được so sánh bằng, lớn hơn, hoặc nhỏ hơn với nội dung của thanh ghi tích trữ. Tuy nhiên từ lệnh nàykhông ảnh hưởng đến nguồn của những lần đọc dữ liệu kế tiếp ; CPU sẽ đọc bất kỡ RAM nào (Hiển thị hoặc FIFO / cảm biến) được nờu rừ sau cùng, việc ghi vào RAM hiển thị, tuy nhiên sẽ làm thay đổi vị trí Đọc tiếp theo.

          Hình 5.3 trình bày cấu trúc bên trong của 8085. Nó bao gồm  đơn vị
          Hình 5.3 trình bày cấu trúc bên trong của 8085. Nó bao gồm đơn vị