Phân tích các thông số đặc trưng của bộ chuyển đổi số-tương tự DAC sử dụng phần mềm Cadence và MATLAB

Simulink

Các Menu đặc biệt thích hợp cho các công việc có sự tác động qua lại lẫn nhau, trong khi sử dụng dòng lệnh hay được dùng để chạy một loạt các mô phỏng. “Specs” thường mô tả chức năng(Boolean operations) dự kiến của khối thiết kế, cũng như thời gian trì hoãn tối đa được cho phép, diện tích silicon và các chi tiết khác giống như sự giảm công suất. Thông thường, các kỹ thuật thiết kế cho phép người thiết kế mạch đưa ra các lựa chọn về các đặc trưng về liên kết, vị trí riêng rẽ của từng thiết bị, vị trí của cỏc ngừ vào và ngừ ra, và tỉ số của cỏc thụng số (W/L)trong thiết kế mạch cuối cùng.

Lưu ý rằng những hạn chế được nêu ra trong thông số kỹ thuật thiết kế thường đòi hỏi nhất định thiết kế trade-off, giống như việc gia tăng kích thước của transistor để giảm sự delay về thời gian. Thông thường, một số đặc tính của các thành phần(như kích thước của các transistor) hoặc các kết nối giữa các thiết bị được lặp đi lặp lại trong các bước tối ưu thiết kế. Nếu một mạch thiết kế bao gồm nhiều modules, thường có lợi trong quá trình thiết kế và gán mỗi module cho một symbol tương ứng(hoặc Icon) để thay thế cho module.

Xem một symbol của mạch được yêu cầu cho một số bước mô phỏng tiếp theo, do đó, schematic capture của mạch topology được thành lập bằng cách tạo symbol cho toàn bộ mạch. Các Symbol này có thể được sử dụng cho việc xây dựng các module khác, điều này cho phép người thiết kế tạo ra một hệ thống thiết kế có nhiều câp bậc. Để hoàn thành được, trước tiên tạo Pin bằng cách chọn icon Create Pin trong cửa sổ Composer Schematic, chọn tờn Pin: ngừ ra hoặc ngừ vào….và kết thúc khi đặt Pin vào môi trường Schematic.

Thiết kế sẽ được mô phỏng chi tiết tại mức transistor phải được thực hiện trước tiên nhằm xác định mức độ hoạt động, do đó rất quan trọng để hoàn thành bước này trước khi bước vào tối ưu hòa thiết kế. Việc tạo ra các mặt nạ Layout là một trong những bước quan trọng trong quy trình thiết kế buttom-up, nơi người thiết kế mô tả chi tiết hình học và vị trí tương.

Thiết kế Digital Delta Sigma Mdulator bậc 1

• Nếu tín hiệu DACout = 1 thì tín hiệu Δout sẽ có hai bit 1 ở trong số cao nhất và N bit còn lại sẽ là các bit đầu vào DACin. • Nếu tín hiệu DACout = 0 thì tín hiệu Δout sẽ có hai bit 0 ở trong số cao nhất và N bit còn lại sẽ là các bit đầu vào DACin. Kết luận: trong thiết kế chúng ta không nhất thiết phải thiết kế bộ Delta Adder và bộ Delta.

Khi đú trong N+2 bit ngừ vào của bộ Sigma Adder thỡ hai bit cú trọng số cao nhất sẽ là tín hiệu DACout, còn N bit còn lại sẽ là N bit DACin như hình 4.3. Trong phần này chúng ta sẽ khảo sát cổng NOT, NOR và NAND vì cổng OR và cổng AND có thể được tạo ra bằng cách sử dụng thờm cổng NOT ở ngừ ra của cổng NOR và cổng NAND. Cổng NOT thực hiện hàm logic cú một ngừ vào, ngừ ra của nú là đảo của tớn hiệu ngừ vào.

Gọi A là ngừ vào và Y là ngừ ra thỡ hoạt động của hai ngừ vào cổng NOR được giải thích bởi các biểu thức logic. Khi đó điểm chuyển mạch của cổng NOT (Vtriple) là 0.86 V gần bằng điện thế Vdd/2. Thỡ hoạt động của hai ngừ vào cổng NAND được giải thớch bởi các biểu thức logic.

Thỡ hoạt động của hai ngừ vào cổng NAND 3 được giải thớch bởi các biểu thức logic. Mạch full adder là mạch toán học được sử dụng để tính tổng ba bit với nhau, kết quả ở ngừ ra là một tớn hiệu tổng (SUM) và tớn hiệu nhớ (CARRY). Flip-flop D được sử dụng như là thanh ghi dùng để lưu trữ trạng thái của bộ Delta Sigma Modulator.

Trong đề tài chúng tôi thiết kế Flip-Flop D sử dụng một tín hiệu Reset và Flip-Flop sẽ thay đổi trạng thái khi có cạnh lên xung clock.

Thiết kế bộ analog low pass filter

Mạch khuyếch đại đảo cú ngừ vào khụng đảo nối đất, Tớn hiệu vào Vi đưa vào ngừ vào đảo thụng qua điện trở R0, điện trở R1 đưa điện ỏp ngừ ra Vo trở vào ngừ vào đảo. Mạch khuyếch đại khụng đảo cú tớn hiệu được đưa trực tiếp vào ngừ vào khụng đảo, ngừ vào đảo sẽ được nối với điện trở R0 nối đất, điện trở R1 đưa điện ỏp ngừ ra Vo trở vào ngừ vào đảo. Để tạo ra cỏc mức điện thế lượng tử chớnh xỏc ở ngừ ra ta cần phải sử dụng mạch có độ dốc tương đối tuyến tính.

Mặc dù có chất lượng cao, các mạch tích phân chính xác dùng trong các ứng dụng tần số thấp như máy tính tương tự, nhưng các ứng dụng này đòi hỏi. Để tránh vấn đề này, mạch tích phân thực tế sử dụng một điện trở mắc song song với tụ hồi tiếp như trong hình 4.16. Khi tụ làm hở mạch ở DC, mạch tích phân chỉ đáp ứng với tín hiệu DC khi và chỉ khi nó là mạch đại đảo.

Ở tần số cao, trở kháng của tụ điện nhỏ hơn rất nhiều so với so với Rf nên nhánh song song C và Rf xem như chỉ có C và tín hiệu được tích phân như bình thường. • Ta thấy dạng súng ngừ ra giảm xuống mức`điện thế õm khi cú xung đưa vào ở mức 1 và giữ ở mức điện thế trước đó khi xung vào ở mức 0. • Vậy để ngừ ra của mạch tăng dần theo chiều dương thỡ ta sẽ đưa ngừ ra của mạch integrator qua mạch khuếch đại đảo dấu với hệ số khuếch đại mà ta mong muốn.