Sử dụng vi điều khiển để điều khiển thiết bị từ xa bằng điện thoại

MỤC LỤC

IC GIẢI MÃ ĐỊA CHỈ

Khi vi xử lí ghi (Write) vào 1 ngoại vi, RD\ lên cao và dòng dữ liệu từ vi xử lý đến các ngoại vi. Khi vi xử lý đang đọc (Read) từ một ngoại vi, RD\ xuống thấp và dòng dữ liệu hướng đến vi xử lí, tuyến địa chỉ thấp không cần thiết phải được đệm trong hệ thống này (nếu đệm càng tốt) vì trong bản thân mạch chốt 74LS573, dữ liệu địa chỉ đã được đệm rồi. Tuyến điều khiển, nếu có đệm thì cách thức thực hiện như là 1 tuyến ủũa chổ cao.

Trong hệ thống vi xử lí, các ngoại vi được kết nối ở dạng song song giữa tuyến địa chỉ, tuyến dữ liệu và tuyến điều khiển. Vi xử lí chỉ thông tin với một trong các thiết bị tại một thời điểm, khi đó phải cách li tất cả các thiếtbị còn lại. Việc sử dụng các mạch 3 trạng thái (Tri – State) sẽ giải quyết được vấn đề này.

Có nhiều kĩ thuật khác nhau để thực hiện 1 trong 3 phương pháp trên : (1) Giải mã địa chỉ dùng logic ngẫu nhiên (Address Decoding using Random Logic). Đối với đề tài này, nhóm sinh viên nghiên cứu, chọn lựa phương pháp giải mã địa chỉ dùng bộ giải mã m đường sang n đường.

IC GIẢI MÃ HIỂN THỊ 8279

Sơ đồ chân và các tín hiệu vào/ ra

Các kỹ thuật giải mã nêu trên đều có ưu điểm và những hạn chế riêng của nó. Các kĩ thuật này đều có thể áp dụng cho bộ nhớ và I/O ngoại vi. Phần hiển thị cung cấp tín hiệu quét hiển thị cho led hay các loại hiển thị phổ biến khác.

Phần hiển thị có thể khởi tạo ở dạng ghi phải hoặc ghi trái (Left – Right Entry). Có thể đọc hay ghi lên bộ nhớ RAM hiển thị và địa chỉ hiển thị có thể tăng 1 cách tự động. Control Strobe Input Display (A) Output Display (B) Outputs Blank Display Output Buffer Address Interrupt Request Output.

GIỚI THIỆU IC MT 8870

    - PIN 15 (STD) : Delayed Steering (ngừ ra), ở mức cao khi gặp tần số tone đó dược ghi nhận và gừ ra chốt thớch hợp, trở về mức thấp khi điện ỏp trên ST/ GT ngỏ hơn điện áp ngưỡng VTST. - PIN 17 (ST/GT) : Steering Input /Guard tune output (ngừ ra), khi điện ỏp VC lớn hơn VTST thỡ ST sẽ điều khiển dũ tỡm cặp tone và chốt ngừ ra. IC thu tone MT 8870 bao gồm một bộ thu DTMF chất lượng cao (kèm bộ khuếch đại ) và một bộ tạo DTMF giúp cho việc tổng hợp đóùng ngắt tone được chính xác.

    Thiết kế đầu vào của MT8870 cung cấp một bộ khuếch đại OPAMP ngừ vào vi sai cũng như một ngừ vào VREF để điều chỉnh thiờn ỏp cho đầu vào tại VDD/2. - Ngòai ra, có bộ Zero crossing detectors có nhiệm vụ dò mức không để biến đổi tín hiệu thành xung vuông. Khối này là bộ thuật tóan dùng kỹ thuật số để xác định tần số của các tone đến và kiểm tra chúng tương ứng với tần số chuẩn DTMF.

    Nhờ giải thuật lấy trung bình phức tạp (complex averaging) giúp lọai trừ các tone giả tạo thành do tiếng nói trong khi vẫn bảo đảm một khỏang biến động cho tone thực do bị lệch. Khi bộ kiểm tra nhận dạng được hai tone đúng thì đầu ra EST (Early Steering) sẽ lên mức active (tác động ). Trước khi thu nhậùn một cặp tone đó giải mó, bộ thu phải kiểm tra xem thời hằng của tín hiệu có đúng không.

    Khi mà chân Est vẩn còn high trong một thời đọan hợp lệ thì Vc tiến mức ngưỡng VTST của logic Steering để nhận một cặp tone. Điện thế VC chính là điện thế ngừ vào ST/GT, do đú ngừ vào ST/GT cú điện thế lớn hơn mức ngưỡng VTST , điều này làm cho cặp tone được ghi nhận và 4 bit dữ liệu tương ứng được đưa vào ngừ ra của bộ chốt. Cuối cùng sau một thời gian trễ ngắn cho phép việc chốt dữ liệu thực hiện xong thì chân STD của mạch Steering lên mức logic cao báo hiệu rằng cặp tone đã được ghi nhận.

    Vì vậy bộ thu vừa bỏ qua các tín hiệu quá ngắn không hợp lệ lại vừa chấp nhận các khỏang ngắt quá nhỏ không thể coi dừng giữa các số. Chức năng này, cũng như khả năng chọn thời hằng steering bằng mạch ngòai cho phép người thiết kế điều chỉnh họat động cho phù hợp với các đòi hỏi khác nhau của ứng dụng. - tDD : thời gian từ khi có cặp tone ổn định cho đến khi chân EST lên mức logic cao , thời gian này là thời gian dò được cặp tone cố định.

    Hình 3.7  : Sơ đồ khối MT8870  2.2.4.  Khoái Digital detection argorethm:
    Hình 3.7 : Sơ đồ khối MT8870 2.2.4. Khoái Digital detection argorethm:

    GIỚI THIỆU BỘ NHỚ

    Bộ nhớ RAM 6264

    Ram được dùng để lưu trữ tạm thời các chương và dữ liệu, nội dung các ô nhớ trong Ram thay đổi liên tục khi thực hiện chương trình. Điều này đòi hỏi chu kì đọc, ghi phải nhanh để Ram không làm giảm tốc độ hoạt động của hệ thoáng. Khuyết điểm của Ram là dữ liệu lưu trữ trong Ram sẽ mất khi mất nguồn cung cấp, điều này được cải thiện bằng nguồn pin dự phòng.

    Sơ đồ chân và bảng trạng thái làm việc của RAM 6264 :
    Sơ đồ chân và bảng trạng thái làm việc của RAM 6264 :