Mạch điện tử biến đổi điện năng DC-DC ứng dụng trong hệ thống năng lượng tái tạo

Cổng vào ra mục đích chung GPIO .Khung ngoại vi

PF0 ; PF1 và PF2 .Khung ngoại vi PF0 bao gồm các thanh ghi thiết lập điều khiển tốc độ nội bộ của bộ nhớ Flash,cũng như thời gian truy cập đến SARAM.Khung ngoại vi PF1 bao gồm hầu hết thanh ghi điều khiển ngoại vi.Khung ngoại vi PF2 dành riêng cho điều khiển mạng khu vực (CAN). Slide tiếp theo giải thích các thủ tục khởi tạo.Tất cả 6 cổng GPIO được điều khiển bởi GPxMUX (trong đó x là A,B,D,E,F,G).Xoá một bit về 0 sẽ chọn chức năng cổng vào/ra, đưa bit lên 1 sẽ chọn nó với chức năng đặc biệt (chức năng riêng của cổng đó). Khi đã chọn chức năng vào/ra,thì nhóm thanh ghi GPxDIR sẽ xác định hướng của cổng vào/ra đó.Xóa một bit xuống 0 xác định đó là hướng vào (input).Set một bit lên 1 xác định đó là cổng ra(output).

Trước khi sử dung GPIO cần phải thiết lập Module Clock.Bộ tạo dao động bên ngoài (tối đa 35MHz) chưa đáp ứng đủ tần số làm việc của EzDSP(150MHz).Sử dụng thanh ghi PLLCR để thiết lập đúng tần số hoạt động,. -Tăng thời gian tràn cho Watchdog : WD Prescaler có thể được sử dụng để tăng thời gian tràn cho Watchdog.Logic Check Bít phải ghi 101 cho ba bit tương ứng nếu không quá trình này sẽ không thực hiện được. Hầu hết các tín hiệu ứng dụng đòi hỏi không chỉ l tín hiệu tương tự đầu vào để chuyển đổi thành tín hiệu số ,mạch vòng điều khiển thường yêu cầu nhiều hơn một tín hiệu từ các cảm biến khác nhau do đó C28x được trang bị với 16 chân ADC đầu vào chuyên dụng để đo điện áp tương tự .16 chân tín hiệu này được xử lý tuần tự từng kênh hoặc 2 kênh một lúc.Đặc điểm modul ADC của C28x như sau.

Bộ ADC của C28x sẽ tự động sắp xếp và lấy mẫu 16 kênh .Có nghĩa là bộ ADC tự động chuyển đổi kênh tiếp theo khi kênh trước đó đã thực hiện xong ,có thể kích hoạt một ngắt khi chuỗi chuyển đổi này được thực hiện xong. Các kết quả được đưa vào các thanh ghi (“RESULTO” đến “RESULT15” ) tương ứng với mỗi kênh.Chế độ lấy mẫu có thể được thực hiện đồng thời hay tuần tự .Trong trường hợp lấy mẫu đồng thời cả hai s&hs được sử dụng song song .hai line đầu vào cùng với các kênh tương ứng (ví dụ ADCINA3 và ADCINB3 ) được chuyển đổi cùng một lúc bởi CHSCL00.Trong chế độ tuần tự “sequentinal mode” các line đầu vào có thể kết nối với tầng bất kỳ của khối auto sequencer.Việc kích hoạt một trình tự chuyển đổi có thể sử dụng phần mềm bằng cách thiết lập một bit cụ thể ,hay bằng các sự kiện cụ thể trên phần cứng .Đặc biệt việc kết hợp với bộ định thời làm cho chu kỳ lấy mẫu rất chính xác .Đây là điều kiện rất quan trọng trong điều khiển và xử lý tín hiệu số. Trong trường hợp kích hoạt SEQ1 và SEQ2 cùng một lúc thì sự kiện nào có quyền ưu tiên cao hơn sẽ được xử lý trước .Ở đây SEQ1 có quyền ưu tiên cao hơn , việc bắt đầu SEQ2 sẽ được thực hiện sau SEQ1.

“ACQ_PS”.Nhóm các bit xác định chiều dài cửa sổ được sử dụng giữa các switch dồn kênh và thời gian lấy mẫu điện áp đầu vào .Thời gian này phụ thuộc vào trở kháng của của tín hiệu vào vì vậy nó phụ thuộc vào phần cứng người lập trình không thể chỉ định một khoảng thời gian lấy mẫu tối ưu cho tất cả các ứng dụng.

Ngắt trong F2812 Giới thiệu

Bằng cách đánh dấu vào thanh ghi “IER” người lập trình có thể yêu cầu một ngắt .Tất cả 16 đường ngắt được kết nối với bảng véc tơ ngắt ,bao gồm 32 bit bộ nhớ trên một ngắt .Trách nhiệm của người lập trình là điền vào bảng này địa chỉ bắt đầu của chương trình con phục vụ ngắt. Một sườn xuống của tín hiệu trên chân “RS” sẽ reset DSP .DSP bắt đầu lại từ địa chỉ reset (địachỉ 0x3FFFC0 bộ nhớ chương trình ). Reset không chỉ đưa DSP về địa chỉ 0x3FFFC0 nó còn xóa tất cả các thanh ghi ,reset cờ CPU về trạng thái ban đầu và không cho phép 16 ngắt.

Khi ROM nội được chọn,Bộ nạp khởi động phần mềm được bắt đầu.Chức năng này xác định các bước tiếp theo,trong khi chờ trạng thái của 4 chân GPIO.Trên eZdsp tacó 5 Jumper để thiết lập điều kiện bắt đầu (JP1,JP7,JP8,JP11,JP12). 32-bit bộ nhớ không gian bên trong bảng vector ngắt Không gian bộ nhớ này giữ địa chỉ cho các ctrình ngắt.Trong trường hợp nhiều ngắt phải được sử dụng cho tất cả các yêu cầu ngắt đến. Sử dụng PIE (mở rộng ngắt ngoại vi) giúp mở rộng địa chỉ bảng vector ngắt Khi sử dụng PIE phải thay đổi vị trí bảng vector ngắt đến địa chỉ 0x00D00 Quá trình ngắt che được.

“SYSCLKOUT” .Nó là 150MHZ nếu sử dụng tần số dao động bên ngoài là 30MHZ và sử dụng hệ số nhân PLL là 10/2 .Khi một timer được cho phép (TCR-Bit4) xung clock đi vào bộ đếm xuống 16 bít (prescaler PSCH:PSC) .Khi tràn dưới nó tạo ra một tín hiệu cho bộ đếm 32 bít (TIMH:TIM) .Một ngắt có thể được yêu cầu khi timer đếm tràn. Thanh ghi chia 16 bít (divide down register) “THDDRH:TDDR được sử dụng để nạp lại cho thanh ghi prescaler.Mỗi lần prescaler đếm tràn dưới giá trị từ thanh ghi divide down được nạp vào prescaler.Tương tự như vậy.

Giải pháp thược hiện 1.Vi điều khiển:atmega 8

Ngoài ra khi vi điều khiển được đánh thức từ các chế độ nghỉ sang chế độ hoạt động bình thường, bộ tạo dao động cần có một khoảng thời gian để ổn định, khoảng thời gian này gọi là thời gian khởi động ( start-up time ). Liên quan đến việc thiết lập của hệ thống xung clock người ta còn dùng tới bit cầu chì CKOPT mà vai trò của nó khá linh hoạt tùy theo việc thiết lập xung clock cho hệ thống như thế nào. Các bit cầu chì CKSEL3.0 sẽ cấu hình dãi tần số tối ưu như bảng 11 và các bit cầu chì SUT1.0 sẽ thiết lập thời gian khởi động và thời gian trì hoãn như bảng 12.

Vì bộ dao động watchdog độc lập với bộ dao động nội RC ( xem hình 18 ) nên khi hệ thống hoạt động theo xung clock của bộ dao động nội RC thì bộ dao động watchdog vẫn được sử dụng cho bộ định thời watchdog. Lí do của việc tinh chỉnh này là bởi vì trong quá trình đếm ( tức phát xung clock ) của bộ dao động nội, sau 1 thời gian thì sẽ có sai số, ví dụ bộ dao động nội có tần số 1 MHz sau 1000000 lần đếm thì khoảng thời gian tương ứng 1s sẽ trôi qua. Người dùng cũng có thể mắc trực tiếp bộ dao động thạch anh vào giữa 2 chân TOSC1 và TOSC2 của vi điều khiển ( không cần tụ ) để tạo xung clock cho hệ thống như hình 21b.

Để điều khiển hoạt động vào ra dữ liệu của ADC và CPU chúng ta có 3 thanh ghi: ADMUX là thanh ghi điều khiển lựa chọn kênh đầu vào cho ADC, ADCSRA là thanh ghi điều khiển và thanh ghi trạng thái của ADC, ADCH và ADCL là 2 thanh ghi dữ liệu. Hợp thành thu dữ liệu ADC0808, ADC0809 là một thiết bị CMOS vững chắc với bộ chuyển đổi 8-bit analog-to-digital, bộ đa công 8-kênh và bộ vi xử lý tương thích điều khiển logic. ADC0808, ADC0809 cho ra tốc độ cao, độ chính xác cao, sự phụ thuộc nhiệt độ tối thiểu, mức chính xác lâu dài (longterm) và có thể lặp lại tuyệt hảo, và tiêu thụ năng lượng tối thiểu.

Kết luận :Báo cáo đã trình bày những vấn đề cơ bản về hệ thống lưu trữ và chuyển đổi năng lượng, đây là nền tảng để nghiên cứu và thiết kế hệ thống trên thực tế.Báo cáo này làm tài liệu phục vụ cho đồ án tốt nghiệp.