Bài giảng về Kỹ thuật số: Biểu diễn hàm logic

Phơng pháp biểu diễn hàm logic 1. Phơng pháp dùng bảng giá trị của hàm

Trong trờng hợp số biến ít và hàm đợc biểu diễn bằng phơng pháp giải tích ngời ta có thể thực hiện biến đổi trực tiếp hàm theo các tính chất của đại số. 2, Xác định các tích cực tiểu của hàm (tích cực tiểu tìm đợc bằng cách dán 2k ô có giá trị 1 hoặc X với k tối. đa, các ô này gần kề hoặc đối xứng nhau).

Tìm tích cực tiểu . Xác định đỉnh 1 và X

Tuy nhiên, u điểm của việc giảm công suất tiêu thụ do cực cửa G đợc cách ly đối với công nghệ MOS sẽ dẫn đến nhợc điểm là: các đầu vào có thể lu trữ các điện tích tĩnh điện tạo nên một lớp mỏng chất cách điện đọng lại trên kênh. Nh ta thấy trong hình bên, một điện trở nối nguồn (pull-up-có giá trị khoảng vài KOhm) đợc sử dụng để kéo đầu ra có mức logic cao của cổng TTL (mà có giá trị nhỏ nhất là 2,4V, cha đợc xem nh là mức cao đối với CMOS) lên xấp xỉ 5V. Việc ghép nối trực tiếp linh kiện CMOS-TTL sử dụng cùng nguồn cung cấp +5V yêu cầu việc xem xét dòng rò của linh kiện CMOS để giữ mức điện áp đầu ra thấp của CMOS nằm trong phạm vi cho phép của linh kiện TTL.

Bài toán phân tích la bài toán từ sơ đồ logic cho trớc viết hàm logic của các đầu ra theo các đâù vào và nếu cần thì còn phải chỉ ra dạng sóng của tín hiệu ra tơng ứng với tín hiệu vào, xác định giá trị tính hiệu ở từng điểm trong sơ đồ. Tóm lại: Khi không có xung nhịp FF không thay đổi trạng thái (không phụ thuộc vào tín hiệu đầu vào điều khiển) và chỉ khi có xung nhịp Ck mạch mới làm việc theo bảng chức năng (phụ thuộc vào tín hiệu đầu vào điều khiển). Nói cách khác, dữ liệu trên J và K trớc tiên đợc truyền đến khối Chủ tại sờn tăng của của xung nhịp và truyền tới khối Tớ tại sờn xuống; nh vậy, trạng thái không xác định của đầu ra nh trờng hợp J-K Flip-Flop sẽ đợc loại bỏ.

Chú ý: Khi đầu vào T có thời gian tồn tại ở mức logic cao trong một khoảng dài hơn so với thời gian chuyển trạng thái (thời gian trễ) của mạch thì mạch sẽ tiếp tục lật trạng thái tới khi hết thời gian tồn tại ở mức logic cao của T, quá trình đó làm cho việc xác định chính xác mạch đang ở trạng thái nào là không thể, do đó T chỉ có thể làm việc ở chế độ đồng bộ (vì thực tế thời gian tồn tại mức logic cao của T luôn lớn hơn rất nhiều thời gian trễ của mạch).

Bộ đếm

Giả sử ban đầu bộ đếm không đồng bộ đang ở trạng thái cân bằng ổn định Si, khi có tín hiệu vào đếm chỉ có một số FF bị tác động, sau đó sự thay đổi trạng thái của FF này sẽ làm thay đổi trạng thái của FF khác, cho đến khi bộ đếm ở trạng thái cân bằng ổn định. - Bộ đếm thuận, còn gọi là bộ đếm tăng: mỗi khi có tín hiệu vào đếm giá trị của bộ đếm tăng lên 1 - Bộ đếm nghịch, còn gọi là bộ đếm giảm: mỗi khi có tín hiệu vào đếm giá trị của bộ đếm giảm đi 1. - Cung: Là tín hiệu vào đếm/ kết quả ra đếm; khi không có tín hiệu vào đếm(tín hiệu vào đếm không tích cực)- Xđ = 0(đảo), trạng thái của bộ đếm giữ nguyên; khi có tín hiệu vào đếm(tín hiệu vào đếm tích cực), bộ đếm thay đổi trạng thái.

- Đầu ra của FF ở tầng trớc Q huặc Q'(FF biểu diễn bit có trọng số nhỏ) luôn đợc đa vào đầu xung nhịp cho tầng sau(FF biểu diễn bit có trọng số lớn hơn ngay cạnh đó), khi đếm thuận lấy đầu ra thuận Q, khi đếm nghịch lấy Q'. Bộ đếm cũng là một mạch dãy, nên cũng có thể rơi vào trạng thái khoá hay trạng thái chu kỳ, cho nên trong quá trình thiết kế cần hạn chế khả năng này, chi tiết phơng pháp xem ở chơng Mạch dãy đồng bộ và chơng Mạch dãy không đồng bộ.

Thanh ghi dịch

Từ đồ hình trạng thái của thanh ghi dịch ta thấy rằng: Xuất phát từ một trạng thái ban đầu bất kỳ, ứng với dãy tín hiệu hồi tiếp fht=DA=JA xác định, sẽ có dãy xác định các trạng thái sẽ chuyển tới, nếu dãy tín hiệu của fht. Nh vậy bài toán thiết kế bộ đếm dùng thành ghi dịch chuyển thành bài toán thiết kế hàm hồi tiếp cung cấp cho đầu vào của bộ ghi dịch, sao cho ứng với hàm này các trạng thái của mạch sẽ chuyển biến theo một chu trình kín, số trạng thái trong của chu trình bằng Kđ. Mạch này theo định nghĩa chính là bộ đếm có Kđ=L, bộ đếm có thể xây dựng từ bộ ghi dịch và mạch hồi tiếp giống nh phần trên, thêm vào đó cần xây dựng một mạch tín hiệu ra để lấy dãy tín hiệu tuần hoàn.

Trong bộ đếm vòng dùng thanh ghi dịch, hàm hồi tiếp đợc lấy từ đầu ra của FF cuối cùng và đa vào FF đầu tiên, trong mạch này ở một thời điểm chỉ có một FF lu trạng thái 1, các vấn đề khác t… ơng tự nh phần thiết kế bộ đếm. Trạng thái S0(0000) không xuất hiện trong bảng trạng thái, vì bộ ghi dịch ở trạng thái này, do hàm hồi tiếp fht=JA= C ⊕ D nó sẽ nằm mãi ở trạng thái này mà không thoát ra đợc, đây chính là trạng thái khoá, nên phải loại S0.

107Xác định số bít n của thành ghi dịch n≥log2K®

Vi mạch SN 74LS95 chứa các thanh ghi dịch 4 bit với các đầu vào và ra có thể hoạt động theo kiểu song song hay nối tiếp; nó còn cho phép dịch phải hoặc dịch trái (chế độ dịch trái có thể thực hiện đợc với các kết nối thêm bên ngoài). Dựa vào các phơng trình hàm kích, hàm ra xác định đợc ở trên, và dựa vào phơng trình đặc tính của FF xác định đợc trạng thái chuyển tới và tín hiệu ra tơng ứng với tín hiệu vào và trạng thái hiện tại của mạch. Nói chung việc xây đồ hình trạng thái không dựa trên một quy tắc nào, mà phần lớn dựa vào kinh nghiệm của ngời thực hiện, nhng quy tắc là dựa vào yêu cầu của bài toán đặt ra(tín hiệu vào ra ), từ đó lập đồ hình trạng thái, xác định đợc điều kiện để cho mạch có thể chuyển đổi từ trạng thái này sang trạng thái tiếp theo và khi nào thì mạch cho tín hiệu ra.

Việc tối thiểu hoá chủ yếu dựa vào khái niệm"trạng thái tơng đơng", bài toán tối thiểu hoá trạng thái chính là bài toán đi tìm lớp trạng thái tơng đơng lớn nhất, và đợc thay bằng một trạng thái đại diện, số trạng thái tơng đơng chính là số trạng thái tối thiểu. Thiết kế một mạch dãy đồng bộ thực hiện nhiệm vụ kiểm tra dãy tín hiệu vào ở dạng nhị phân có độ dài bằng 3 đợc đa vào liên tiếp đầu vào X, nếu dãy tín hiệu vào có dạng 010 huặc 110 huặc 111 thì tín hiệu ra Z=1để báo hiệu là mạch đã nhận đợc một trong các dãy tín hiệu vào đó.

113Mạch logic

Sau khi đã thay thế các trạng thái tơng đơng bằng một trạng thái chung đặc trng cho chúng, lặp lại các công việc tìm các trạng thái tơng đơng(các hàng tơng đơng) khác, cho tới khi nào không thể tìm đợc các hàng(các trạng thái) tơng đơng với nhau nữa thì dừng lại. Tóm lai: Khi mã hoá các trạng thái trong của mạch, để tránh hiện tợng chu kỳ, và chạy đua, ta cần có trạng thái trung gian, thông thờng tăng số bit mã hoá để tăng trạng thái, và lựa chọn trạng thái trung gian cho hợp lý, và phải thiết kế để việc thoát khỏi trạng thái trung gian là vô điều kiện. Hiện tợng chu kỳ là hiện tợng tại một tổ hợp tín hiệu nào đó, mạch liên tục chuyển từ trạng thái này sang trạng thái khác theo một chu kỳ kín, nghĩa là trong quá trình đó không có trạng thái nào ổn định, do vậy khi thay đổi tín hiệu vào không xác định đợc mạch đang ở trạng thái nào trong dãy các trạng thái nói trên.

Hiện tợng chạy đua trong mạch không đồng bộ là hiện tợng, do tính không đồng nhất của các phần tử nhị phân dùng để mã hoá trạng thái, vì mạch hoạt động không đồng bộ nên khi chuyển trạng thái từ Si Sj mạch có thể chuyển theo các đờng khác nhau. Trong bảng trạng thái, những ô ở đó trạng thái đợc khoanh tròn là những ô có trạng thái tiếp theo bằng chính trạng thái hiện tại, những trạng thái đó là trạng thái ổn định, ví dụ trạng thái hiện tại là S0 với tín hiệu vào là X1, X2 là 00, trạng thái tiếp theo của mạch vẫn là S0.

P1 Vào

Thiết kế mạch số dùng mạch tích hợp cỡ vừa MSI và tích hợp cỡ lớn LSI có một số đặc điểm khác với mạch SSI. Thiết kế mạch số dùng MSI và LSI có thể không sử dụng hết khả năng của mạch, nhng lại kinh tế và làm cho mạch tổng thể có kích thớc nhỏ hơn nhiều. Các vi mạch thờng dùng dới dạng MUX, DEMUX,CODER, DECODER, ROM, PLA Sau đây là các ví… dô.

SSI Bài toán