Nghiên cứu thiết kế bộ biến đổi điện áp sử dụng biến áp áp điện

Sơ đồ tương đương của biến áp áp điện

Tuy vậy, để đơn giản hóa và giới hạn trong phạm vi nghiên cứu, đồ án này sẽ xem xét sơ đồ tương đương của biến áp áp điện tại một trong những tần số cộng hưởng của nó mà vẫn đảm bảo được những đặc tính hoạt động chung của biến áp. Sử dụng ưu điểm tính toán mạnh của phần mềm này, trờn cơ sở cỏc sơ đồ tương đương và phương trỡnh tớnh toỏn, cú thể thấy rừ đặc điểm hoạt động của biến áp ở những tần số khác nhau, ứng với các tải điện trở khác nhau.

Các mô hình bộ biến đổi công suất điều khiển biến áp áp điện

Điều kiện về điện áp ngưỡng của tụ đầu vào Cin: Khi mà điện cảm Lr nạp tụ Cin như ở hình 3-4 thì điện tích của tụ đầu vào Cin được phóng nạp bởi dòng điện cộng hưởng irL được tính là: dQ C dV= in =i dtrL với dV là biến thiên điện áp trên tụ Cin và dt là thời gian phóng nạp của tụ. Để hoạt động ở chế độ ZVS thì giá trị lớn nhất của điện áp tụ Cin phải thỏa mãn: Vin peak, >VDCvà trong mỗi chu kì hoạt động thì tụ Cin phải được phóng nạp hoàn toàn. Điều kiện về thời gian chết giữa S1 và S2: để có đủ thời gian cho cuộn cảm Lr nạp điện hay tụ Cin phóng điện thì thời gian trễ td phải lớn hơn hay bằng thời gian phóng hay nạp.

Trong mạch nguyên lý trên, điện cảm đầu vào Lf có giá trị lớn để hạn chế dòng đỉnh đầu vào và đảm bảo dòng cộng hưởng chạy qua mạch cộng hưởng (hay biến áp áp điện) là hình sin. Trong đó, Vout là điện áp đầu ra (điện áp trên tải), Vgs là xung phát vào cực G của van S, Vin và Iin lần lượt là điện áp và dòng điện đầu vào của biến áp áp điện.

Thuật toán điều khiển bám tần số cộng hưởng

Thật vậy, ta hay xét 1 hệ thống gồm biến áp áp điện, bộ biến đổi và tải và nguồn cấp khi ta đưa 1 xung kích thích với 1 tần số bất kì trong 1 thời gian ngắn vào để hệ thống hoạt động thì sau khi ngừng kích thích biến áp áp điện sẽ tiếp tục dao động và cho ra điện áp với tần số tại tần số dao động riêng của nó (chính là tần số cộng hưởng). Ngoài ra với mong muốn đưa biến áp áp điện vào ứng dụng trong các hệ thống công nghệ cao như: ôtô, nhà thông minh…thì việc tạo khả năng tích hợp cao cho các ứng dụng của biến áp áp điện là rất quan trọng. Hiện nay, với sự phát triển của công nghệ vi xử lí, lí thuyết điều khiển thì việc sử dụng 1 chíp duy nhất để điều khiển biến áp áp điện và tạo khả năng tích hợp cao cho ứng dụng của biến áp áp điện là hoàn toàn khả thi.

Trong phạm vi nội dung của đồ án, ta sẽ thực hiện thuật toán PLL điều khiển biến áp áp điện sử dụng chip DSP TMS320F2812 Và phần này sẽ trình bày về cơ sở lí thuyết để thiết kế 1 bộ Software like Digital Phase Locked Loop (SDPLL). Khi hai tín hiệu giống hệt về pha, tại cùng 1 thời điểm cả hai đầu vào sẽ có sườn dương, tín hiệu ra của PFD sẽ giữ nguyên mãi mãi (giả sử rằng ban đầu, đầu ra của PFD là 0) nên Ud =0. Nguyên lí điều khiển biến áp áp điện. Theo sơ đồ chuyển trạng thái của PFD ta sẽ thấy Ud chỉ chuyển trạng thái giữa 0 và +1 nên Ud >0. Theo sơ đồ chuyển trạng thái của PFD ta sẽ thấy Ud chỉ chuyển trạng thái giữa 0 và -1 nên Ud <0. Như vậy, trạng thái của đầu ra PFD phụ thuộc không chỉ vào sai lệch pha khi đồng bộ tần số mà còn phụ thuộc vào sai lệch tần số. Chính khả năng phát hiện sai lệch cả pha và tần số của hai tín hiệu nên nó mới có tên là PFD. Các dạng bộ lọc hay được dùng gồm 3 loại:. • Bộ lọc thông thấp thụ động:. Nguyên lí điều khiển biến áp áp điện. Hàm truyền của bộ lọc này có dạng:. • Bộ lọc thông thấp tích cực:. Sơ đồ nguyên lí của bộ lọc thông thấp tích cực Hàm truyền của bộ lọc này có dạng:. • Bộ lọc thông thấp tích cực - PI filter. Sơ đồ nguyên lí của bộ lọc thông thấp tích cực PI Hàm truyền của bộ lọc này có dạng:. Nguyên lí điều khiển biến áp áp điện. Tính chất làm việc của DPLL thể hiện qua các thông số sau:. Là dải tần số mà tại đó PLL còn có khả năng khóa pha. Khi PLL đã vào trạng thái khóa ổn định thì giá trị đầu ra của VCO vẫn không phải là 1 hằng số, giá trị đỉnh của độ lệch tần số đầu ra của VCO so với tần số chuẩn chính là. Thời gian ổn định là thời gian tính từ lúc bắt đầu hoạt động để cho PLL trở về trạng thái khóa. Là giá trị lớn nhất của sai lệch tần số chuẩn so với giá trị tần số của VCO tại thời điểm đầu tiên. Thời gian “Pull in time” là thời gian tính từ lúc PLL hoạt động tới lúc PLL vào trạng thái khóa. Kí hiệu: Tp. Là giá trị biến thiên tần số của tần số chuẩn vào làm cho PLL không “tracking”. Phần này là trình bày về các bước thực hiện tính toán các tham số của bộ DPLL. Đó cũng chính là các tham số để thực hiện thuật toán SDPLL ở phần tiếp theo. Trong phần này có hai tham số mà ta chưa đề cập ở các phần trên là:. ξ- hệ số suy giảm. Nguyên lí điều khiển biến áp áp điện. Hai tham số này được xác định khi ra xây dựng hàm truyền cho PLL.  Xác định tín hiệu vào, ra cho DPLL và xác định dải giá trị cho chúngB1:. Đối với đối tượng điều khiển của ta là PT, có 3 tần số cộng hưởng. Bằng thực nghiệm, ta xác đinh được 3 giá trị đó là:. Như vậy, ta xác định được dải biến thiên của giá trị đầu vào, ra là:. Chọn tần số bắt đầu hoạt động cho PLL là f1=80 kHz.  Xác định loại PD để đáp ứng yêu cầu giảm ảnh hưởng của nhiễuB4:. Trong dải hoạt động của PT thì nhiễu tần số cao là rất ít, do vậy PD kiểu PFD sẽ được chọn trong bước này. Xác định hệ số. Hệ số của VCO:. Chọn tần số hoạt động của VCO là:.  Chọn loại loop filterB6:. Vì PD được chọn là PFD nên passive lag filter sẽ được chọn để đảm bảo “pull in range” là không giới hạn.  Tính toán đặc tính động của DPLLB7:. Nguyên lí điều khiển biến áp áp điện. Từ biểu thức. Ta có công thức:. Nguyên lí điều khiển biến áp áp điện. Với mô tả về cấu trúc và thiết kế của 1 bộ DPLL đã thực hiện ở trên, phần này sẽ chuyển những thiết kế chi tiết đó sang thuật toán thực hiện bằng chương trình phần mềm của vi xử lí. Để thực hiện được điều này ta cần phải thiết kế chương trình phần mềm cho toàn bộ các khối của DPLL. a) Đưa tín hiệu vào vi xử lí.

Module mạch lực

Biến áp áp điện được thiết kế để hàn dính trên board mạch, nguồn cấp cho nó thông qua 1 switch để có thể dễ dàng ngắt ra khi cần thiết.

Module bắt pha áp vào và dòng ra của biến áp áp điện

Mạch tải gồm nhiều điện trở nối với nhau để có thể điều chỉnh giá trị điện trở tải bằng các dăm cắm. Mạch tải được thiết kế với tải tối đa khoảng có giá trị khoảng 107 kΩ, và có thể thay đổi tinh hoặc thô giá trị. • Kiểm tra sự làm việc của biến áp áp điện khi không làm việc ở điểm cộng hưởng.

• Kiểm tra sự làm việc của biến áp áp điện khi làm việc ở điểm cộng hưởng. • Kiểm tra sự làm việc của biến áp áp điện dưới sự điều khiển của bộ điều khiển theo thuật toán PLL.

Với mạch vòng hở

Ta sử dụng chương trình với mạch vòng kín, có phản hồi pha dòng và áp của biến áp áp điện, thực hiện thuật toán PLL để đưa biến áp làm việc ở điểm cộng hưởng.  Tần số làm việc của biến áp được duy trì bám điểm cộng hưởng với sai lệch rất nhỏ, có thể quan sát giá trị này trên OSCILOSCOP hoặc bằng giá trị Real-time qua cửa sổ Watch của CCS. Ta thay đổi giá trị của tải đầu ra, cho thuật toán PLL hoạt động theo các góc lệch pha khác nhau, tại giá trị góc lệch pha nào có đầu ra gần sin nhất, đó sẽ là điểm làm việc tối ưu của biến áp áp điện.

Khi thuật toán PLL làm việc với độ lệch pha giữa tín hiệu dòng đầu ra và áp đầu vào của biến áp áp điện thì cần phải cập nhật giá trị độ lệch pha theo sự biến thiên của giá trị tải và điều kiện hoạt động của biến áp áp điện. Trong dải giá trị tải mà ta khảo sát, thực nghiệm cho thấy mối quan hệ giữa công suất đầu ra với giá trị tải có dạng giống với đường đặc tính thu được khi mô phỏng bằng MATLAB.