Giáo trình Kỹ thuật mạch điện tử: Phân tích mạch có hồi tiếp và ứng dụng

Các phương pháp Ghép tầng giữa các bộ khuếch đại Một bộ khuếch đại thường gồm nhiều tầng khuếch đại mắc liên tiếp vì

Còn với thành phần dòng ac, tải động (tải xoay chiều) sẽ là tải thứ cấp khi nhìn từ cuộn sơ cấp, tức là bằng với (n2. R) với n: là hệ số truyền đạt của biến áp. Hai Transistor đ−ợc gọi là kết nối Darlington (hoặc tạo thành cặp Darlington) khi dòng emitter của tầng đầu tiên chính là dòng base của tầng thứ hai (hình d−ới đây).

Phần Bài tập

Viết ph−ơng trình KCL tại điểm N với giả thiết trở kháng vào của bộ khuếch đại rất lớn nên coi nh− không có dòng vào cửa đảo. B−ớc 1: Thiết kế mạch dùng bộ KĐTT 1 thực hiện phép tính tổng, hiệu B−ớc 2: Thiết kế mạch dùng bộ KĐTT 2 thực hiện phép tính vi phân B−ớc 3: Thiết kế mạch dùng bộ KĐTT 3 thực hiện phép tính tích phân Bước 4: Dùng một bộ tổng với các hệ số bằng 1 để cộng các kết quả.

Khái niệm về mạch lọc tần số

Mạch lọc chặn dải cho qua các tần số nằm trong khoảng nhỏ hơn f1 và lớn hơn f2, và chặn tất cả các tần số nằm trong khoảng f1 – f2. Mạch lọc pha không có dỉa chặn, nó cho qua tất cả các tần số nh−ng giữa đầu và và đầu ra có sự dịch pha.

Mạch lọc tích cực

Các mạch lọc đó có thể thực hiện cho cả 3 loại: lọc Bessel, lọc Butterworth và lọc Tschebyscheff, chúng chỉ khác nhau ở hệ số ai,bi. Do đó, có thể thay đổi tần số giới hạn fg của mạch bằng cách thay đổi RC mà không ảnh hưởng đến tính chất của bộ lọc. Trong trường hợp đặc tuyến biên độ - tần số của bộ lọc không đủ vuông góc, phải thực hiện bộ lọc bậc cao hơn hi.

Nếu mắc nối tiếp một mạch lọc thông thấp có tần số giới hạn fg1 và một mạch lọc thông cao có tần số giới hạn fg2 ta sẽ nhận đ−ợc mạch lọc thông dải với. Lọc chọn là lọc thông dải có tần số giới hạn trên bằng tần số giới hạn d−ới: fgt = fgd. Để đơn giản, xét một bộ lọc chọn lọc đ−ợc cấu tạo từ một mạch lọc thông cao tích cực bậc một và mạch lọc thông thấp tích cực bậc một.

Đặc tr−ng cơ bản của mạch lọc chọn là: hệ số khuếch đại của mạch ở tần số trung tâm fo và hệ số phẩm chất Q. Để nén một tần số nào đó, người ta dùng một bộ lọc có hệ số truyền đạt ở tần số cộng hưởng bằng không, còn ở tần số thấp và tần số cao thì hệ số truyền đạt tăng đến một giá trị không đổi nào đó. Ta đã tính đ−ợc hệ số phẩm chất của mạch T kép Q=1/4 Ta có thể tăng Q bằng cách mắc mạch T kép vào mạch hối tiếp của bộ KĐTT để tạo mạch lọc tích cực.

Điều chế đơn biên

Nh− vậy khi dùng mạch điều chế vòng còn có thể khử đ−ợc các hài bậc lẻ của ωs và các biên tần của ωt. Trong sơ đồ trên tin tức ban đầu đ−ợc điều chế với tần số ft1, tần số này khá. Còn các biên tần dưới đồng pha, n ếu lấy hiệu của các điện áp ra trên 2 bộ.

Sau bộ lọc 1, còn lại biên tần trên của 2 bộ điều chế cân bằng 1 lệch pha 90, có thể coi đây là tín hiệu điều chế đã quay pha, tín hiệu này cùng với tải tin ut2. Điều chế theo phương pháp này không dùng mạch quay pha đối với tín hiệu.

Vòng khóa pha PLL(Phase Locked Loop)

- Bộ tách sóng pha tuyến tính: là mạch nhân t−ơng tự(xem mạch nhân t−ơng tự ở các chương trước), tín hiệu ra tỉ lệ với biên độ tín hiệu vào. - Đảm bảo cho vong khoá pha PLL bắt nhanh và bám đ−ợc tín hiệu vào khi tần số thay đổi, nghĩa là nó phải có tốc độ đáp ứng thoả. Thông thường trong PLL dùng bộ lọc thông thấp bậc nhất, vì có tính ổn định cao hơn bộ lọc bậc cao, và dùng lọc tích cực để tăng độ khuếch đại cho hệ thống.

Yêu cầu chung là quan hệ giữa điện áp điều khiển và tấn số dãy xung phải tuyến tính, ngoài ra còn phải có độ ổn định cao, dải biến đổi của tần số lớn, dễ điều chỉnh, và dễ chế tạo thành vi mạch. Các bộ dao động đ−ợc điều khiển bởi dòng điện(CCO), −u việt hơn các bộ dao động bởi điện áp (VCO), vì có phạm vi tuyến tính của đặc tuyến truyền đạt rộng hơn. Vòng điều khiển pha có nhiệm vụ phát hiện và điều chỉnh những sai số nhỏ về tần số giữa tín hiệu vào và tín hiệu ra: làm cho tần số ω`r của tín hiệu so sánh bám theo tần số ωv của tín hiệu vào, tần số tín hiệu so sánh bằng tần số tín hiệu ra(ω`r=ωr), huặc tỉ lệ với tần số tín hiệu ra(ω`r=ωr/N).

+ Khi có tín hiệu vào, bộ tách sóng pha sẽ so pha và tấn số của tín hiệu vào và tín hiệu so sánh, đầu ra bộ tách sóng pha có ud=K. Nếu tấn số ωv và ω`r lệch nhau quá lớn làm cho tần số tổng và hiệu nằm ngoài dải thông của mạch lọc, thì sẽ không có tín hiệu điều khiển VCO, VCO dao. “Dải giữ” là dải PLL có thể giữ đ−ợc chế độ đồng bộ khi thay đổi tần số tín hiệu vào(phụ thuộc biên độ điện áp điều khiển ud và khả năng biến đổi tần số của VCO).

Hệ phương trình đặc trưng

Nên ins, s(uns), g(uns) cùng tuần hoàn theo thời gian, các giá trị này bao gồm nhiều thành phần. , đặc tr−ng cho sự thay đổi điện dẫn trong của bộ trộn tần với thành phần tần số trung gian.

NHiễu trong mạch trộn tần

Trong các loại nhiễu này, nhiễu lọt thẳng có thể lọc đ−ợc nhờ các mạch lọc đầu vào, nhiễu fv = 2fns ±ftg có thể loại bỏ khi chọn phần tử tích cực làm việc ở chế độ A; chỉ có nhiễu tần số ảnh là khó lọc, nhất là khi ftg <<fth.

Mạch trộn tần

Bên cạnh đó, dòng tạp âm tần số trung gian do nguồn ngoại sai mang đến đặt lên hai điot đồng pha và ngược pha trên mạch cộng hưởng ra, do đó ta có biểu thức như. Ngoài ra, cũng giống nh− trong mạch điều chế cân bằng trên, đầu ra mạch trộn tần cân bằng không có các thành phần tổ hợp ứng với hài bậc chẵn của tín hiệu (ωns ± 2ωth ; ωns ± 4ωth , ..). Với cách tính toán giống nh− ở mạch điều chế, ta thu đ−ợc ở đầu ra sơ đồ này chỉ có các thành phần tần số ωns ± ωth , các thành phần khác bị khử , do đó dễ tách đ−ợc thành phần có tần số trung gian mong muốn, bằng các mạch lọc.

Bằng cách mắc thêm điện trở vào bazo, có thể nâng cao đ−ợc điện trở mặt ghép rbb của tranzistor, do đó nâng cao độ tuyến tính của đặc tuyến tranzistor. C1 và L1 tạo thành mạch cộng hưởng nối tiếp đối với tần số trung gian, làm utg sẽ đi xuống đất của mạch mà không qua biến áp, do đó mạch loại trừ được hiện tượng trộn tần ngược. Để tránh ảnh hưởng t−ơng hỗ giữa điện áp tín hiệu và điện áp ngoại sai, ng−ời ta kết cấu mạch d−ới dạng một sơ đồ cầu, trong đó Re và Ce là các phần tử ký sinh mạch vào tranzistor.

Khi trở kháng t−ơng đ−ơng của mạch ra đối với tần số ngoại sai (ωns) nhỏ hơn trở kháng tương đương đối với tần số trung gian (ωtg) nhiều thì có thể coi tranzistor T2 là mạch colecto chung đối với thành phần tần số trung gian. Dùng vi mạch có thể tạo ra các mạch trộn tần có đặc tính trộn tốt hơn các mạch đã quan sat trên đây, sơ đồ nguyên lý có dạng như hình vẽ dưới đây. FET có quan hệ dòng iD và uGS là quan hệ bậc 2, nên khi trộn tần bằng FET có thể giảm đ−ợc các thành phần bậc cao ở tín hiệu ra và hạn chế đ−ợc hiện t−ợng.