(Đề tài NCKH) giải thuật điều chế sóng mang giảm số lần chuyển mạch cho nghịch lưu 3 pha 5 bậc cascade

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH CƠNG TRÌNH NGHIÊN CỨU KHOA HỌC CẤP TRƯỜNG GIẢI THUẬT ĐIỀU CHẾ SÓNG MANG GIẢM SỐ LẦN CHUYỂN MẠCH CHO NGHỊCH LƯU PHA BẬC CASCADE MÃ SỐ: T2017 SKC006034 Tp Hồ Chí Minh, tháng 03/2018 BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH BÁO CÁO TỔNG KẾT ĐỀ TÀI KH&CN CẤP TRƯỜNG TRỌNG ĐIỂM GIẢI THUẬT ĐIỀU CHẾ SÓNG MANG GIẢM SỐ LẦN CHUYỂN MẠCH CHO NGHỊCH LƯU PHA BẬC CASCADE Mã số: T2017-73TĐ Chủ nhiệm đề tài: Ths Đỗ Đức Trí TP HCM, 3/2018 TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH ĐƠN VỊ BÁO CÁO TỔNG KẾT ĐỀ TÀI KH&CN CẤP TRƯỜNG TRỌNG ĐIỂM GIẢI THUẬT ĐIỀU CHẾ SÓNG MANG GIẢM SỐ LẦN CHUYỂN MẠCH CHO NGHỊCH LƯU PHA BẬC CASCADE Mã số: T2017-73TĐ Chủ nhiệm đề tài: Ths Đỗ Đức Trí TP HCM, 3/2018 Danh sách thành viên đề tài ĐỖ ĐỨC TRÍ Chủ nhiệm đề tài MỤC LỤC DANH SÁCH CHỮ VIẾT TẮT v DANH MỤC HÌNH vi DANH MỤC BẢNG ix THÔNG TIN KẾT QUẢ NGHIÊN CỨU 1 Thông tin chung Mục tiêu Tính sáng tạo Kết nghiên cứu .2 Sản phẩm Hiệu quả, phương thức chuyển giao kết nghiên cứu khả áp dụng INFORMATION ON RESEARCH RESULTS General information Objective(s) 3 Creativeness and innovativeness Research results Products Effects, transfer alternatives of research results and applicability .4 PHẦN MỞ ĐẦU Tính cấp thiết đề tài Mục tiêu nghiên cứu Đối tượng phạm vi nghiên cứu .6 Ý nghĩa khoa học, thực tiễn đề tài Những đóng góp đề tài 6 Cấu trúc đề tài i CHƯƠNG 1: TỔNG QUAN 1.1 Tình hình nghiên cứu thuộc lĩnh vực đề tài nước 1.1.1 Nghịch lưu áp pha bậc Cascade nước .8 1.1.2 Nghiên cứu nghịch lưu áp pha bậc Cascade Việt Nam .9 CHƯƠNG 2: CƠ SỞ LÝ THUYẾT CHO BỘ NGHỊCH LƯU ÁP PHA BẬC CASCADE 11 2.1 Mơ hình hóa nghịch lưu áp pha n bậc Cascade 11 2.2 Cơ sở lý thuyết phương trình tốn nghịch lưu pha bậc Cascade .11 2.2.1 Các phương pháp điều khiển nghịch lưu áp 15 2.2.1.1 Phương pháp điều khiển độ rộng xung sin SPWM 15 2.2.1.2 Phương pháp điều chế độ rộng xung cải biến (MSPWM: Modified SPWM) 17 2.2.2 Các dạng sóng mang dùng kỹ thuật PWM 18 2.2.2.1 Hai sóng mang kế cận liên tiếp bị dịch 180 độ - APOD (Alternative Phase Opposition Disposition) 18 2.2.2.2 Bố trí pha – IPD (In Phase Disposition): Tất sóng mang điều pha 19 2.2.2.3 Bố trí đối xứng qua trục zero – POD (Phase Opposition Disposition) 19 CHƯƠNG 3: NỘI DUNG BỘ NGHỊCH LƯU PHA BẬC CASCADE ĐIỀU KHIỂN BẰNG CARD DSP 20 3.1 Mơ hình tốn học, phương trình tốn nghịch lưu áp pha bậc Cascade 20 3.1.1 Mơ hình tốn học nghịch lưu áp pha bậc Cascade 20 3.1.2 Phương trình tốn nghịch lưu áp pha bậc Cascade 21 3.1.3 Xây dựng điều khiển 22 3.1.3.1 Vấn đề tổn hao chuyển mạch đề xuất giải thuật 22 3.1.3.2 Vấn đề đề xuất 23 ii 3.1.3.3 Giải thuật đề xuất 24 3.1.3.3.1 Nguyên lý giải thuật 24 3.1.3.3.2 Lưu đồ giải thuật 26 3.2 Mô giải thuật đề xuất nghich lưu pha bậc H-NPC .27 3.2.1 Thông số mô 27 3.2.2 Mơ hình mơ 27 3.2.3 Chức khối mơ hình 28 3.2.3.1 Khối tạo sóng sin 28 3.2.3.2 Khối sóng mang so sánh tạo xung kích 29 3.3 Kết mô với số điều chế m = 0.75 tải R = 40Ω, L = 0,1H 30 3.3.1 Kết mô 30 3.3.2 Phân tích FFT 32 3.3.3 Kết luận 33 CHƯƠNG 4: XÂY DỰNG MƠ HÌNH THỰC NGHIỆM VÀ KẾT QUẢ .34 4.1 Sơ đồ tổng thể mơ hình thực nghiệm 34 4.2 Mô tả chi tiết mơ hình thực nghiệm 34 4.2.1 Khối chỉnh lưu 34 4.2.2 Khối khuếch đại công suất 34 4.2.3 Mạch Drive PWM 35 4.2.3.1 Mạch đệm 35 4.2.3.2 Mạch IGBT DRIVER 36 4.2.4 Mạch nguồn 37 4.2.5 Kit DSP TMS320F28335 38 4.2.5.1 Các đặc điểm F28335 38 4.2.5.2 Đặc điểm thiết kế phần cứng 39 iii 4.2.6 Mạch cảm biến khuếch đại tín hiệu dịng 40 4.2.7 Mạch lọc thông thấp 41 4.3 Tổng thể mơ hình thực nghiệm 42 4.3.1 Mô hình thực nghiệm sử dụng tải điện trở cuộn cảm R=40Ω, L=100mH 42 4.3.2 Các thiết bị đo hỗ trở cho phần thực nghiệm 42 4.3.3 Tải điện trở cuộn cảm 43 4.4 Phần mềm lập trình, biên dịch nạp cho kít DSP TMS320F28335 .43 4.5 Kết thực nghiệm mô 45 4.5.1 Kết xung kích 45 4.5.2 Điện áp pha tâm nguồn 46 4.5.3 Điện áp pha tâm tải 48 4.5.4 Dòng điện pha 51 4.5.5 Điện áp tâm nguồn với dòng điện pha 51 4.5.6 Độ lệch pha dòng điên điên áp 53 4.5.7 Phân tích FFT điện áp pha tâm tải 53 4.6 Kết luận 54 CHƯƠNG 5: KẾT LUẬN VÀ HƯỚNG NGHIÊN CỨU TIẾP THEO 55 5.1 Những đóng góp đề tài 55 5.2 Hạn chế đề tài 55 5.3 Hướng phát triển đề tài 55 TÀI LIỆU THAM KHẢO 56 PHỤ LỤC 58 iv DANH SÁCH CHỮ VIẾT TẮT Vdc: Nguồn áp vào VC1, VC2: Điện áp tụ iNP: Dòng qua điểm trung tính m: Chỉ số điều chế S: Các khóa đóng ngắt Vtx: Điện áp tải Vx0: Điện áp nghịch lưu C: Tụ điện R: Điện trở tải L: Cuộn cảm fc: Tần số sóng mang f0: Tần số ngõ PWM: Pulse width modulation DSP: Digital signal processing NPC: Neutral Point clamped Multilevel Inverter THD: Total Harmonic Distortion IGBT: Insulated Gate Bipolar Transistor P: Positive N: Negative LSC: Level Shifted Carriers VSI: Voltage Source Inverter v DANH MỤC HÌNH Hình 2.1 Mơ hình hóa nghịch lưu áp pha bậc Cascade 11 Hình 2.2 Dạng sóng mang, sóng điều khiển xung kích điều chế liên tục .16 Hình 2.3 Dạng sóng mang, sóng điều khiển xung kích điều chế gián đoạn 16 Hình 2.4 Đường đặc tuyến số m tỉ số biên độ sóng sin/biên độ sóng mang 17 Hình 2.5 Dạng sóng điều khiển sóng mang MSPWM 18 Hình 2.6 Dạng xung kích MSPWM 18 Hình 2.7 Hình dạng sóng mang APOD 18 Hình 2.8 Hình dạng sóng mang IPD 19 Hình 2.9 Dạng sóng mang POD 19 Hình 3.1 Mơ hình hóa nghịch lưu pha bậc Cascade 20 Hình 3.2 Mơ tả ngun lý giải thuật PWM cải biến giảm số lần chuyển mạch 23 Hình 3.3 Nguyên lý giải thuật đề xuất 25 Hình 3.4 Lưu đồ giải thuật đề xuất 26 Hình 3.5 Sơ đồ khối mô PSIM 27 Hình 3.6 Mơ hình mơ nghịch lưu pha bậc Cascade giảm tổn hao .28 Hình 3.7 Khối tạo áp điều khiển 28 Hình 3.8 Áp điều khiển pha với dạng sóng sin cải biến 29 Hình 3.9 Khối sóng mang so sánh tạo xung kích 29 Hình 3.10 Dạng sóng xung kích pha A 29 Hình 3.11 Dạng sóng điện áp pha A, B, C tâm nguồn 30 Hình 3.12 Dạng sóng điện áp tâm tải pha 30 Hình 3.13 Dạng sóng dịng điện tải pha 31 Hình 3.14 Dạng sóng điện áp tâm nguồn pha A dòng điện pha A 31 vi (a) (b) Hình 4.28 Kết dạng sóng điện áp pha tâm tải, mơ thực nghiệm Hình 4.28 (a) kết mơ (b) kết thực nghiệm điện áp pha tâm nguồn  Dạng sóng điện áp dây tải pha (b) (a) Hình 4.29 Kết dạng sóng điện áp pha tâm nguồn, mơ thực nghiệm 50 4.5.4 Dịng điện pha (a) (b) Hình 4.30 Kết dạng sóng dịng điện pha, mơ thực nghiệm Hình 4.30 (a) kết mơ (b) kết thực nghiệm dòng điện pha 4.5.5 Điện áp tâm nguồn với dòng điện pha  Điện áp tâm nguồn pha A với dòng điện pha (a) Hình 4.31 Kết dạng sóng dịng điện pha điện áp pha A, mô thực nghiệm Hình 4.31 (a) kết mơ (b) kết thực nghiệm dòng điện pha  Điện áp tâm nguồn pha B với dòng điện pha 51 (a) (b) Hình 4.32 Kết dạng sóng dịng điện pha điện áp pha B, mô thực nghiệm Hình 4.32 (a) kết mơ (b) kết thực nghiệm dòng điện pha  Điện áp tâm nguồn pha C với dòng điện pha (b) (a) Hình 4.33 Kết dạng sóng dịng điện pha điện áp pha C, mô thực nghiệm Hình 4.33 (a) kết mơ (b) kết thực nghiệm dòng điện pha 52 4.5.6 Độ lệch pha dòng điên điên áp Hình 4.34 Kết thực nghiệm Hình 4.34 kết thực nghiệm thể góc lệch pha pha, pha lệch pha 120 điện 4.5.7 Phân tích FFT điện áp pha tâm tải  Kết thực nghiệm: 53 (a) Hình 4.35 Kết mơ thực nghiệm Trong hình 4.35 kết mô thực nghiệm (a) kết mô (b) kết thực nghiệm Ta thấy điện áp tải THD mô thực nghiệm tương đối gần nhau, đối dịng điện mơ thực nghiệm cịn lệch Tuy nhiên đối THD = 4.8 % áp pha tâm tải đạt tiêu chuẩn Việt Nam nhỏ 5% 4.6 Kết luận Khảo sát thông số phương pháp công bố Việt Nam phương pháp Voffset Medium so với phương pháp tác giả đề xuất, phương pháp có ưu điểm sau:  THD = 3.6 % nhỏ % đạt tiêu chuẩn ngành điện Việt Nam  Số lần chuyển mạch giảm 1/3 lần so với phương pháp khác, giảm tổn hao công suất IGBT IGBT tăng tuổi thọ  Mơ hình thực tế hoạt động ổn định số điều chế m = 54 CHƯƠNG 5: KẾT LUẬN VÀ HƯỚNG NGHIÊN CỨU TIẾP THEO 5.1 Những đóng góp đề tài  Về lý thuyết: Xây dựng mơ hình, phương trình tốn cho nghịch lưu pha bậc Cascade Xây dựng file mô cho nghịch lưu pha bậc Cascade theo sở lý thuyết Xây dựng chương trình nhúng mơ hình thực để so sánh, đánh giá kết Hệ số méo dạng hài tổng THD = 3,6% nhỏ giá trị yêu cầu tiêu chuẩn Việt Nam (TCVN – 7909 22-2008) đồng thời đáp ứng tiêu chuẩn nhiễu điện từ theo tiêu chuẩn quốc tế EN6100-2-2  Về thực tiễn: Số lần chuyển mạch giảm 1/3 lần so với phương pháp khác công bố Việt Nam Ứng dụng biến đổi nguồn chiều xoay chiều pha Xây dựng mơ hình vật lý nghịch lưu đa bậc công cụ để thực nghiệm phát triển nghiên cứu Mơ hình nghịch lưu thiết kế, chế tạo có tính ổn định, tin cậy cho phép tái cấu trúc, tạo linh hoạt áp dụng 5.2 Hạn chế đề tài Mơ hình khảo sát thực công suất HP, lên công suất cao hư IGBT Đề tài khảo sát loại tải cố định 5.3 Hướng phát triển đề tài Nghiên cứu triển khai giải thuật đề xuất vào thực tế nhằm cải tiến hiệu sử dụng lượng biến tần sản xuất từ tăng cường tiết kiệm lượng, giảm chi phí sản xuất Nghiên cứu thêm giải thuật điều khiển cho sóng hài nhỏ nhất, nghiên cứu thêm nghịch lưu đa bậc pha bậc Cascade lai, giải thuật giảm tổn hao nhiều 55 LIỆU THAM KHẢO [1] Bin Wu, “High-Power Converters and ac Drives”, IEEE Press/Wiley, November 2005, ISBN: 0-4717-3171-4 [2] Di Zhao, G Narayanan and Raja Ayyanar, “Switching Loss Characteristics of Sequences Involving Active State Division in Space Vector Based PWM”, IEEE-2004 [3] B Wu, Z Cheng, “A Novel Switching Sequence Design for Five-Level HNPCBridge Inverters With Improved Output Voltage Spectrum and Minimized Device Switching Frequency”, IEEE Transactions on Power Electron 2007, pp 2138–2145 [4] Quách Thanh Hải, “nghiên cứu kỹ thuật điều chế độ rộng xung điều khiển tối ưu nghịch lưu đa bậc”, LATS Đại học Bách Khoa Tp.HCM, 2013 [5] Wei Wu, Jianguo Jiang, Guifeng Wang, Shutong Qiao, He Liu, “A Multilevel SVPWM Algorithm for Linear Modulation and Over Modulation Operation”, Sensors & Transducers, Vol 159, Issue 11, November 2013, pp 198-205 [6] Nguyễn Văn Nhờ, Đới Văn Mơn, Trần Quốc Hồn, Qch Thanh Hải, “Kỹ thuật điều chế PWM ba bậc nhằm cân điện áp hai tụ điện chiều nghịch lưu bậc NPC”, Hội nghị toàn quốc lần thứ điện tử - VCM – 2012 [7] Corzine, K.A., Familiant, Y.L.: ‘A new Cascaded multi-level H-bridge drive’, [8] C A dos Santos and F L M Antunes, “Losses Comparison Among CarrierBased PWM Modulation Strategies in Three-Level Neutral-Point-Clamped Inverter”, International Conference on Renewable Energies and Power Quality, Spain April2011 [9] Based N.V.Nho, M.J.Youn, “A Comprehensive Study On SVPWM – Carrier PWM Correlation In Multilevel Inverters”, IEEE Proceedings -Electric Power Applications, 2005 [10] Lý Tịnh Trường Sơn, “Nghịch lưu pha bậc cascade điều khiển card dsp f28335 cho động không đồng pha”, LV ThS Trường Đại Học Sư Phạm Kỹ Thuật TP.HCM, 2014 56 [11] Hoàng Ngọc Văn, Đỗ Đức Trí, … “Giải thuật điều chế sóng mang giảm số lần chuyển mạch cho nghịch lưu Cascade bậc”, Tạp chí Khoa học Giáo dục Kỹ thuật Tạp chí Khoa học Giáo dục Kỹ thuật, 1859 – 1272, Số 41, 3-2017 57 PHỤ LỤC Card DSP(Digital Signal Processor) Quá trình khảo sát sở lý thuyết dựa vào phần mềm để mơ cịn điều khiển mơ hình động DC thực minh chứng thực tế cho việc mô Để điều khiển Online cho động DC có nhiều phương pháp, nhóm nghiên cứu sử dụng Card DSP chuyển đổi tín hiệu số thành tín hiệu điều khiển mơ hình thực Card DSP có nhiều họ DSP, nhóm nghiên cứu chọn Card DSP F28335 để thực hình dạng thực tế card thể hình 2: Hình 2.9: Card DSP họ F28335  Các thông số DSP TMS 320F28335ZJZA hãng Texas Instrument (TI): - Tốc độ 150 Mhz - Giao tiếp máy tính: USB - Áp IO: 3,3/5V - Bộ nhớ: 256K x 16 Flash, 34K x 16 SARAM - Boot ROM (8K x 16) - 64 chân GPIO (GPIO0- GPIO63) - Timer 32 bit Sơ đồ chân IC TMS320F28335 58 Hình 2.10 Sơ đồ chân IC F28335 Sơ đồ khối chức 59 Hình 2.11: Sơ đồ khối F28335 Các khối modul a Tổng quan DMA Các tính năng: kênh với PIE ngắt độc lập Nguồn khởi động - ePWM SOCA/SOCB - ADC 60 - Mạch logic truyền nhận McBSP-A McBSP-B - XINT1–7 XINT13 - Dữ liệu nguồn - L4-L7 16K × 16 SARAM - Tất vùng XINTF - Thanh ghi ePWM b Modul PWM tăng cường (ePWM) IC F28335 chứa tới modul ePWM (ePWM1, ePWM2, ePWM3, ePWM4, ePWM5, ePWM6) c PWM độ phân giải cao (HRPWM) Các modul HRPWM cung cấp PWM độ phân giải cao, tốt đáng kể so với cách sử dụng phương pháp PWM kỹ thuật số Những đặc điểm modul HRPWM là: - Khả mở rộng độ phân giải thời gian suy từ phương pháp kỹ thuật số PWM HRPWM thường sử dụng độ phận giải PWM giảm xuống 9-10 bit Điều xảy PWM có tần số lớn 200kHz sử dụng CPU/hệ thống có xung đồng hồ 200MHz - Khả sử dụng chu kỳ hoạt động phương pháp điều khiển làm lệch pha - Modul eCAP Tương tự ePWM, họ IC 2833x, 2823x chứa modul eCAP (eCAP1, eCAP2 CAP3, eCAP4, eCAP5, eCAP6) Modul eQEP Họ IC có chứa modul (eQEP1, eQEP2) d Modul ADC Modul ADC bao gồm 12bit với mạch S/H Chức modul ADC bao gồm: 12bit ADC cốt lõi bên S/H Analog ngõ vào: 0.0V-3.0V Tốc độ chuyển đổi nhanh: 80ns ADC có xung đồng hồ 25MHz, 12.5MSPS 61 16 kênh ADC chuyên dụng kênh ghép cho S/H Bộ tự động có khả cung cấp 16 trình chuyển đổi tự động phiên Bộ triển khai trạng thái độc lập 16 trạng thái Nhiều trigger nguồn cho trình tự SOC Hình 2.12: Sơ đồ khối mạch DAC 62 ... mô cho giải thuật điều chế sóng mang giảm số lần chuyển mạch cho nghịch lưu pha bậc Cascade − 01 file nhúng mơ hình thực − 01 báo − 01 đĩa CD giải thuật điều chế sóng mang giảm số lần chuyển mạch. .. pha bậc Cascade  Nhúng kết mô giải thuật điều chế sóng mang giảm số lần chuyển mạch cho nghịch lưu pha bậc Cascade cho mơ hình nghịch lưu áp pha bậc Cascade Đối tượng phạm vi nghiên cứu Bộ nghịch. .. điều chế sóng mang giảm số lần chuyển mạch cho nghịch lưu pha bậc Cascade Kết nghiên cứu − Xây dựng mơ hình tốn, phương trình tốn, luật điều khiển cho giải thuật điều chế sóng mang giảm số lần chuyển