Một máy tính sẽ hoàn toàn vô dụng nếu bạn không bắt bộ vi xử lý (CPU) thực hiện một nhiệm vụ nào đó. Công việc sẽ được thực hiện thông qua một chương trình, chương trình này lại gồm rất nhiều các chỉ lệnh để ra lệnh cho CPU làm việc.
Nguyen Tien Long NHÓM X : Nguyễn Tiến Long Đinh Quang Sáng Dương Mai Hương Trần Tiến Mạnh Phạm Tiến Dự Phạm Huy Hùng ĐHKHTN - ĐHQGHN I Cách làm việc Một máy tính hồn tồn vơ dụng bạn khơng bắt vi xử lý (CPU) thực nhiệm vụ Cơng việc thực thơng qua chương trình, chương trình lại gồm nhiều lệnh để lệnh cho CPU làm việc CPU lấy chương trình từ nhớ RAM Tuy nhiên có vấn đề với nhớ RAM nguồn ni bị cắt thành phần liệu lưu RAM bị – điều nên số người nói nhớ RAM môi trường “dễ bay hơi” Các chương trình liệu phải lưu môi trường không “dễ bay hơi” sau tắt máy tính (giống ổ đĩa cứng hay thiết bị quang đĩa CD DVD) Khi kích đúp vào biểu tượng Windows để chạy chương trình Các chương trình thơng thường lưu ổ đĩa cứng máy tính, gọi nạp vào nhớ RAM sau từ Hanoi university of science 2008 -2012 Page Nguyen Tien Long nhớ RAM, CPU nạp chương trình thơng qua mạch có tên gọi memory controller, thành phần đặt bên chipset (north bridge chip- chíp cực bắc) vi xử lý Intel bên CPU vi xử lý AMD CPU khơng thể tìm nạp liệu trực tiếp từ ổ đĩa cứng tốc độ truy suất liệu ổ đĩa cứng q thấp với nó, chí nếu bạn có ổ đĩa cứng với tốc độ truy suất lớn Hãy lấy số ví dụ làm dẫn chứng cho điều này, ổ cứng SATA-300 – loại ổ đĩa cứng có tốc độ nhanh cung cấp ngày đến phần lớn người dùng – có tốc độ truyền tải theo lý thuyết 300 MB/s Một CPU chạy với tốc độ 2GHz với đường liệu* 64-bit truyền tải liệu bên với tốc độ 16GB/s – lớn gấp 50 lần - Đường liệu: Các đường mạch bên CPU Chỉ cần phép toán đơn giản bạn biết CPU có số đường liệu khác bên trong, đường chúng lại có chiều dài khác Ví dụ với vi xử lý AMD đường liệu L2 memory cache L1 memory cache có độ rộng 128-bit, Intel 256-bit Đây giải thích số mà công bố đoạn không cố định, CPU nhanh nhiều so với ổ đĩa cứng Sự khác tốc độ bắt nguồn từ thực tế ổ đĩa cứng cịn bao gồm hệ thống khí, hệ thống khí chậm hệ thống điện tử túy, thành phần khí phải chuyển động để liệu đọc (điều chậm nhiều so với việc chuyển động điện tử) Hay nói cách khác, nhớ RAM 100% điện tử, có nghĩa nhanh tốc độ ổ đĩa cứng quang Tuy nhiên vấn đề, chí nhớ RAM nhanh không nhanh CPU Nếu bạn sử dụng nhớ DDR2-800, chúng truyền tải liệu tốc độ 6.400 MB/s – 12.800 MB/s sử dụng chế độ hai kênh Thậm chí số cịn lên đến 16GB/s ví dụ Hanoi university of science 2008 -2012 Page Nguyen Tien Long trước, CPU cịn tìm nạp liệu từ L2 memory cache tốc độ 128- bit hay 256-bit, nói 32 GB/s 64 GB/s CPU làm việc bên với tốc độ 2GHz Bạn không nên lo lắng vấn đề với “L2 memory cache”, giải thích vấn đề sau Tất bạn cần nhớ nhớ RAM chậm CPU Bằng cách đó, tốc độ truyền tải tính sử dụng cơng thưc (trong tất ví dụ từ đầu tới giờ, “dữ liệu clock” tính “1”): [Tốc độ truyền tải] = [Độ rộng (số lượng bít)] x [tốc độ clock] x [dữ liệu clock] / Vấn đề không dừng lại tốc độ truyền tải mà độ trễ Độ trễ (thời gian truy cập) lựợng thời gian mà nhớ giữ chậm việc chuyển ngược trở lại liệu mà CPU u cầu trước – điều khơng thể thực Khi CPU yêu cầu lệnh (hoặc liệu) lưu địa nhớ giữ chậm khoảng thời gian để phân phối lệnh (hoặc liệu) trở ngược lại Trên nhớ nay, dán nhãn có CL (CAS Latency, độ trễ mà nói đến) điều có nghĩa nhớ cung cấp liệu yêu cầu sau chu kỳ clock nhớ - nghĩa CPU phải chờ đợi Việc chờ đợi làm giảm hiệu suất CPU Nếu CPU phải đợi đến chu kỳ clock để nhận lệnh liệu mà u cầu hiệu suất cịn 1/5 so với hiệu suất sử dụng nhớ có khả cung cấp liệu tức thời Nói theo cách khác, truy cập nhớ DDR2-800 với CL5 hiệu suất CPU với hiệu suất CPU làm việc với nhớ 160 MHz (800 MHz / 5) với khả cung cấp liệu tức thời Trong giới thực, việc giảm hiệu suất khơng nhiều nhớ làm việc chế độ có tên gọi chế độ truyền loạt (burst mode), nơi mà liệu tập trung lần thứ hai cung cấp cách lập tức, liệu lưu địa nối tiếp Hanoi university of science 2008 -2012 Page Nguyen Tien Long (thường lệnh chương trình lưu địa liên tục) Điều diễn tả cơng thức “x-1-1-1” (có nghĩa “5-1-1-1” cho nhớ dùng ví dụ chúng ta), có nghĩa liệu cung cấp sau chu kỳ xung clock, từ liệu thứ hai trở chúng cung cấp chu kỳ clock – lưu địa liên tiếp giống nói RAM động Ram tĩnh Có hai kiểu nhớ RAM RAM động (DRAM) RAM tĩnh (SRAM) Bộ nhớ RAM sử dụng máy tính loại RAM động Kiểu RAM này, bit liệu lưu bên chip nhớ tụ điện nhỏ, tụ điện thành phần nhỏ, nghĩa có đến hàng triệu tụ điện vùng diện tích mạch điện nhỏ, điều người ta gọi “mật độ cao” Các tụ điện bị điện áp tích tụ sau thời gian, nhớ động cần phải có q trình nạp lại, trình thường gọi “làm tươi” (refresh) Trong suốt chu kỳ liệu đọc ghi vào Bộ nhớ động rẻ so với nhớ tĩnh tiêu thụ lượng nhớ tĩnh Tuy nhiên biết, RAM động, liệu không cung cấp cách sẵn sàng khơng làm việc nhanh CPU Với nhớ tĩnh, kiểu nhớ làm việc nhanh CPU, bit liệu lưu mạch có tên gọi flip-flop (FF), F-F lại cung cấp liệu với độ trễ nhỏ, F-F khơng u cầu đến chu trình làm tươi Vấn đề F-F lại yêu cầu số transistor, có kích thước to so với tụ điện RAM động Điều có nghĩa diện tích giống nhau, nơi mà nhớ tĩnh có F-F tồn nhớ động có đến hàng trăm tụ điện Chính nhớ tĩnh thường có mật độ thấp – chíp có dung lượng thấp Hai vấn đề khác với nhớ tĩnh là: thường đắt nhiều tiêu tốn nhiều lượng (do nóng hơn) so với nhớ tĩnh Hanoi university of science 2008 -2012 Page Nguyen Tien Long Mặc dù Ram tĩnh có tốc độ nhanh RAM động nhược điểm ngăn cản trở thành RAM Giải pháp tìm thấy để giảm ảnh hưởng việc sử dụng nhớ RAM chậm CPU sử dụng số lượng nhỏ RAM tĩnh CPU nhớ RAM Công nghệ gọi nhớ Cache ngày có số lượng nhỏ nhớ tĩnh đặt bên CPU Bộ nhớ Cache copy hầu hết liệu truy cập gần từ nhớ RAM vào nhớ tĩnh đốn liệu CPU hỏi tiếp theo, tải chúng đến nhớ tĩnh trước CPU yêu cầu thực Mục đích làm cho CPU truy cập vào nhớ Cache thay truy cập trực tiếp vào nhớ RAM, truy vấn liệu từ nhớ Cache cách tức thời thay phải đợi truy cập vào liệu đặt RAM CPU truy cập vào Cache nhớ thay cho RAM nhiều hệ thống hoạt động nhanh Cũng theo đó, sử dụng hốn đổi hai thuật ngữ “dữ liệu” “chỉ lệnh” cho lưu bên địa nhớ khơng có khác biệt nhớ Khối tìm nạp CPU tìm kiếm lệnh để thực thi Cache lệnh L1 Nếu khơng có tìm kiếm Cache L2 Sau khơng có phải truy cập vào nhớ RAM để nạp lệnh Chúng gọi “hit” CPU nạp lệnh yêu cầu liệu từ Cache, gọi “miss” lệnh liệu yêu cầu khơng có CPU cần phải truy cập trực tiếp vào nhớ RAM để lấy liệu Rõ ràng bạn bật máy tính Cache hồn tồn trống rỗng, hệ thống phải truy cập vào nhớ RAM – miss đối Hanoi university of science 2008 -2012 Page Nguyen Tien Long với Cache tránh Tuy nhiên sau lệnh nạp, trình bắt đầu Khi CPU nạp lệnh từ vị trí nhớ mạch gọi điều khiển Cache nhớ nạp vào Cache nhớ khối liệu nhỏ bên vị trí hành mà CPU vừa nạp Do chương trình thường thực theo cách nên vị trí nhớ mà CPU u cầu vị trí bên vị trí nhớ mà vừa nạp Cũng điều khiển Cache nhớ nạp số liệu bên vị trí đọc CPU nên liệu nằm bên Cache nhớ, CPU không cần phải truy cập vào RAM để lấy liệu đó: nạp vào bên Cache nhớ nhúng CPU, điều làm cho truy cập với tốc độ clock bên Lượng liệu gọi dòng thường có chiều dài 64 byte Bên cạnh việc nạp số lượng nhỏ liệu này, điều khiển nhớ ln tìm cách đốn xem CPU yêu cầu Một mạch có tên gọi mạch tìm nạp trước, nạp nhiều liệu đặt sau 64 byte từ RAM vào Cache nhớ Nếu chương trình tiếp tục nạp lệnh liệu từ vị trí nhớ theo cách lệnh liệu mà CPU hỏi nạp vào Cache nhớ từ trước Chúng ta tóm tắt cách Cache nhớ làm việc sau: CPU yêu cầu lệnh liệu lưu địa “a” Do nội dung từ địa “a” khơng có bên Cache nhớ nên CPU phải tìm nạp trực tiếp từ RAM Bộ điều khiển Cache nạp dòng (thường 64 byte) địa “a” vào Cache nhớ Nó nạp nhiều lượng liệu mà CPU u cầu, chương trình tiếp tục chạy (nghĩa yêu cầu địa a +1) lệnh liệu mà CPU hỏi Hanoi university of science 2008 -2012 Page Nguyen Tien Long nạp Cache nhớ từ trước Mạch có tên gọi tìm nạp trước nạp nhiều liệu đặt sau dịng này, có nghĩa bắt đầu việc nạp nội dung từ địa a + 64 trở vào Cache Để cho bạn ví dụ thực tế CPU Pentium có tìm nạp trước 256-byte, nạp 256byte sau dòng liệu nạp vào Cache Nếu chương trình chạy cách CPU khơng cần phải tìm nạp liệu cách truy cập trực tiếp vào nhớ RAM, ngoại trừ nạp lệnh – lệnh liệu yêu cầu CPU nằm bên Cache nhớ trước CPU yêu cầu đến chúng Mặc dù chương trình khơng chạy ln giống vậy, đơi chúng nhảy từ vị trí nhớ sang vị trí nhớ khác Thách thức điều khiển Cache việc đốn địa mà CPU nhảy đến, từ nạp nội dung địa vào Cache nhớ trước CPU yêu cầu để tránh trường hợp CPU phải truy cập vào nhớ RAM giảm hiệu suất hệ thống Nhiệm vụ gọi dự đoán rẽ nhánh tất CPU đại có tính Các CPU đại có tốc độ hit 80%, nghĩa 80% thời gian CPU không truy cập trực tiếp vào nhớ RAM, mà thay vào Cache nhớ II Tổ chức Cache nhớ Cache nhớ chia thành dòng bên trong, dòng từ 16 đến 128byte, phụ thuộc vào CPU Đối với đại đa số CPU hành Cache nhớ tổ chức theo dịng 64byte (512bit), chúng tơi xem xét đến Cache nhớ sử dụng dòng 64byte ví dụ xuyên suốt từ đầu hướng dẫn Phần chúng tơi trình bày chi tiết kỹ thuật Cache nhớ cho tất CPU Hanoi university of science 2008 -2012 Page Nguyen Tien Long có thị trường Cache nhớ 512 KB L2 chia thành 8.192 dòng Bạn nên lưu ý 1KB 2^10 hay 1.024 byte khơng phải 1.000byte, 524.288 / 64 = 8.192 Chúng ta xem xét đến CPU lõi có Cache nhớ 512 KB L2 ví dụ Trên hình chúng tơi mơ cách tổ chức bên Cache nhớ Hình 5: Cách tổ chức Cache nhớ L2 512 KB Cache nhớ làm việc ba kiểu cấu hình khác nhau: đồ hóa trực tiếp, liên kết tồn tập liên kết (theo nhiều dịng) Bản đồ hóa trực tiếp Bản đồ hóa trực tiếp cách đơn giản để tạo Cache nhớ Trong cấu hình này, nhớ RAM chia thành dịng nằm bên Cache nhớ Nếu có hệ thống 1GB RAM 1GB chia thành 8.192 khối (giả dụ Cache nhớ sử dụng cấu hình mà mơ tả trên), khối có 128KB (1.073.741.824 / 8.192 = 131.072 – lưu ý 1GB 2^30 bytes, MB 2^20 byte KB 2^10 byte) Nếu hệ thống bạn có 512MB nhớ chia thành 8.192 khối khối có 64 KB Chúng tơi có minh chứng cách tổ chức hình bên Hanoi university of science 2008 -2012 Page Nguyen Tien Long Hình 6: Cách đồ hóa trực tiếp làm việc Cache Ưu điển phương pháp đồ hóa trực tiếp cách đơn giản Khi CPU yêu cầu địa từ nhớ RAM (ví dụ địa 1.000) điều khiển Cache nạp dịng (64byte) từ nhớ RAM lưu dòng Cache nhớ (nghĩa từ địa 1.000 đến 1.063, giả dụ sử dụng lược đồ địa bit) Vì CPU lại yêu cầu nội dung địa số địa sau (nghĩa địa từ 1.000 đến 1.063) chúng nằm sẵn bên Cache Hanoi university of science 2008 -2012 Page Nguyen Tien Long Vấn đề CPU cần đến hai địa đồ hóa đến dịng Cache giống nhau, lúc miss xuất (vấn đề gọi tượng xung đột) Tiếp tục ví dụ chúng ta, CPU yêu cầu địa 1.000 sau yêu cầu địa 2.000 miss xuất hai địa nằm khối 128KB, bên Cache dịng địa 1.000 Chính điều khiển Cache nạp dòng từ địa 2.000 lưu dịng Cache nhớ, xóa nội dung trước đó, trường hợp dịng từ địa 1.000 Cũng vấn đề Nếu chương trình có vịng lặp nhiều 64 bytes lúc có miss xuất nhiện toàn khoảng thời gian vịng lặp Ví dụ, vịng lặp thực từ địa 1.000 đến địa 1.100 CPU phải nạp tất lệnh trực tiếp từ nhớ RAM suốt khoảng thời gian vịng lặp Vấn đề xảy Cache có nội dung từ địa 1.000 đến 1.063 CPU yêu cầu nội dung từ địa 1.100 phải vào nhớ RAM để lấy liệu, sau điều khiển Cache nạp địa từ 1.100 đến 1.163 Khi CPU yêu cầu lại địa 1.000 phải quay trở lại nhớ RAM, lúc Cache khơng có thành phần liệu từ địa 1.000 Nếu vòng lặp thực thi 1.000 lần CPU phải vào nhớ RAM để nạp liệu 1.000 lần Đó lý việc đồ hóa trực tiếp Cache nhớ lại hiệu sử dụng Sự liên kết toàn Hanoi university of science 2008 -2012 Page 10 Nguyen Tien Long Cấu hình liên kết tồn bộ, hay nói theo cách khác khơng có khó khăn việc liên kết dịng Cache nhớ vị trí nhớ RAM Bộ điều khiển Cache lưu địa Như vấn đề nói khơng xảy Cấu hình cấu hình hiệu (nghĩa cấu hình có tốc độ hit cao nhất) Nói theo cách khác, mạch điều khiển phức tạp nhiều, cần phải giữ việc kiểm tra xem vị trí nhớ nạp bên Cache nhớ Điều lý cho đời giải pháp lai – có tên gọi tập liên kết – sử dụng rộng rãi ngày Bộ nhớ Cache kiểu nhớ tốc độ cao có bên CPU để tăng tốc độ truy cập cho liệu lệnh lưu nhớ RAM III Cấu trúc Cache Các Cache có hai đặc trưng quan trọng cấu trúc đọc (Read architecture) cách ghi (Write policy) Cấu trúc đọc “Look Aside” “Look Through” Cách ghi “Write-Back” “Write-Through” Cả hai loại cấu trúc đọc sử dụng hai cách ghi tùy vào thiết kế A Cấu trúc đọc : 3.1 Cấu trúc đọc “Look Aside” Hanoi university of science 2008 -2012 Page 11 Nguyen Tien Long Hình Cấu trúc đọc Look Aside Trong cấu trúc này, nhớ có vị trí đối diện với giao diện hệ thống Đặc điểm dễ nhận thấy đơn vị cache (SRAM) nằm song song với nhớ Điều quan trọng cần ý nhớ nhớ cache nhìn thấy chu kỳ bus thời điểm có tên “Look Aside”, tạm dịch "nhìn bên." - Cấu trúc không phân cách bus CPU với bus hệ thống - Khi CPU bắt đầu chu kỳ bus tất thiết bị hệ thống cảm nhận giống cache Riêng phận điều khiển giám sát yêu cầu CPU xem cache có chứa thông tin cần không? Bộ phận điều khiển cache kết thúc chu kỳ bus tác vụ trúng tủ thông báo cho nhớ chính, bỏ qua u cầu tìm thấy thơng tin cache Còn tác vụ miss chu kỳ bus hồn thành theo bình thường từ nhớ Hanoi university of science 2008 -2012 Page 12 Nguyen Tien Long CPU CACHE Bus Master Main Memory Bus Master Bus Master Ưu điểm Cache look - aside: - Ít tốn thời gian chu kỳ cache miss so với cấu trúc look through bus hệ thống nối thẳng với Cache nhớ - Thiết kế đơn giản ( thiết kế look - through phải giao diện với bus CPU bus hệ thống) - Do đơn giản giá thành cài đặt thấp - Tốc độ cao chương trình ứng dụng chạy độc lập (Stand alone) Nhược điểm: Hanoi university of science 2008 -2012 Page 13 Nguyen Tien Long - Việc sử dụng bus hệ thống không giảm nhẹ (Vì truy xuất dẫn đến cache nhớ chính) - Tất yêu cầu dù hít hay miss gây khởi đầu chu kỳ làm việc nhớ tức khởi đầu chu kỳ nạp điện lại (Precharge) Điều ngăn cản không cho thiết bị khác truy xuất nhớ thời gian nạp lại hạn - Các thao tác đồng thời khơng thể xảy tất phận điều khiển bus nằm bus - Khơng thích hợp cho máy quản gia có nhiều phận quản lý bus Sau ví dụ Cache có cấu trúc “Look Aside”, CPU bắt đầu chu kỳ đọc, Cache kiểm tra xem có địa làm “Cache hit” hay khơng • HIT: Nếu Cache chứa vị trí nhớ cần truy xuất đáp ứng chu kỳ đọc kết thúc chu kỳ bus • MISS: Nếu Cache khơng chứa vị trí nhớ cần truy xuất nhớ đáp ứng cho CPU kết thúc chu kỳ bus Cache snarf liệu, CPU tiếp tục yêu cầu liệu có “Cache hit” Cache có cấu trúc Look Aside phức tạp nên giá thành thấp Cấu trúc cung cấp đáp ứng tốt trường hợp “Cache miss” DRAM Cache (trong hình SRAM) “nhìn thấy” chu kỳ bus thời điểm Nhưng, qua hình vẽ ta thấy CPU truy cập Cache có Bus master (Bus chủ - thành phần có quyền điều khiển bus hệ thống) khác truy cập nhớ 3.2 Cấu trúc đọc “Look Through” Hanoi university of science 2008 -2012 Page 14 Nguyen Tien Long Hình Cấu trúc đọc Look Through Bộ nhớ có vị trí đối diện với giao diện hệ thống Ta dễ nhận đơn vị Cache nằm CPU nhớ Điều quan trọng cần ý Cache nằm CPU nhớ “thấy” chu kỳ bus CPU trước cho phép tiếp đến bus hệ thống Sau ví dụ cấu trúc đọc “Look Through”, CPU bắt đầu truy cập nhớ Cache kiểm tra xem có địa “Cache hit” hay khơng • HIT: Cache đáp ứng u cầu CPU mà khơng có truy cập đến nhớ • MISS: Cache đưa chu kỳ bus đến bus hệ thống Bộ nhớ đáp ứng yêu cầu vi xử lý Cache snarf liệu nên có yêu cầu từ vi xử lý liệu có “Cache hit” Như : - Cache hit Lấy thông tin giữ lại cho CPU với zero wait state Ở yêu cầu CPU không tự động chuyển đến bus hệ thống bus hệ thống rảnh rỗi để hệ thống quản lý bus khác sử dụng bus - Chỉ có cache miss u cầu chuyển đến bus hệ thống Trong cấu trúc cache phân cách bus cục bus hệ thống Hanoi university of science 2008 -2012 Page 15 Nguyen Tien Long Vì cho phép thực đồng thời tác vụ bus cục bus hệ thống Cấu trúc cho phép CPU chạy với Cache Bus master khác truy cập nhớ chính, CPU tách riêng khỏi phần lại hệ thống Tuy nhiên, cấu trúc Cache phức tạp phải kiểm sốt truy cập phần đến phần cịn lại hệ thống Điều làm tăng giá thành sản phẩm Một điểm yếu khác truy cập nhớ “Cache miss” chậm nhớ không truy cập Cache kiểm tra xong Điều không vấn đề Cache có tỷ lệ (hay tốc độ) HIT cao truy cập nhớ Bus master khác Từ kết luận : Ưu điểm: - Giảm nhẹ việc sử dụng bus hệ thống hầu hết truy xuất nhớ CPU tới Cache Bus hệ thống rảnh rỗi cho phận quản lý giao diện bus quản lý - Cho phép truy xuất đồng thời CPU phận quản lý bus khác thực - Hoàn tất tác vụ ghi zero wait state sử dụng tác vụ ghi sau (Posted Write) (nó ghi vào cache thực ghi sau vào nhớ chính) - Hiệu suất tồn diện Look - through cao look - aside Nhược điểm: - Trong trường hợp cache miss qua việc tìm kiếm truy xuất bus hệ thống tới nhớ lâu cấu trúc look - aside Hanoi university of science 2008 -2012 Page 16 Nguyen Tien Long - Phức tạp khó thiết kế cài đặt look - aside - Giá thành cao B) Các chiến lược ghi (writing policies) Cache phần liệu nhớ chính, nội dung cập nhật vào cache mà nhớ lại khơng làm cho việc lấy thơng tin sai lệch nhau, tính qn Do phải đảm bảo trì tính thống cache nhớ Nguyên nhân gây không thống nhất: Cache cập nhật cịn nhớ khơng Bộ nhớ cập nhật cịn cache khơng Để khắc phục cần có chiến lược ghi cho thông tin cache nhớ thống nhất, ko có thơng tin lỗi thời Có chiến lược ghi chính: write-through, write-back 3.3 Chiến lược ghi write-through (cập nhật ghi tức thời) Hanoi university of science 2008 -2012 Page 17 Nguyen Tien Long Với chiến lược ghi này, cpu thực tác vụ ghi nhớ nhớ mà có thơng tin tương ứng cache (cache hit) thơng tin nhớ cache cập nhật (ghi đè) Còn nhớ nhớ chưa có thơng tin tương ứng cache (cache miss) thơng tin cập nhật vào nhớ Chiến lược ghi đảm bảo tính quán nhớ cache hiệu suất thao tác ghi phải truy suất đến nhớ =>chậm chạp 3.2 Chiến lược ghi write-back Hanoi university of science 2008 -2012 Page 18 Nguyen Tien Long với chiến lược ghi này, cần thực tác vụ ghi lên nhớ nhớ mà có thơng tin tương ứng cache (cache hit), liệu cập nhật lên cache mà ko ghi lên nhớ Vị trí cache “đánh dấu” (như sơ đồ dán nhãn “dirty”) để ghi nhớ liệu nằm cache mà chưa ghi vào nhớ Sau đó, cpu cần truy cập thơng tin trùng khớp với vị trí đánh dấu (cache hit) sử dụng (vẫn chưa cần ghi vào nhớ chính) Chỉ mà vị trí cache Hanoi university of science 2008 -2012 Page 19 Nguyen Tien Long cần sử dụng để lưu thơng tin từ nhớ khác nhớ thơng tin vị trí “đánh dấu” ghi ngược vào nhớ chính, nhường lại vị trí cho thơng tin Bằng cách này, liệu nhớ cập nhật cần thiết cải thiện hiệu suất máy Bus hệ thống rảnh rỗi để phục vụ cho cpu phận quản lý bus khác hoạt động Nhược điểm phương pháp việc thiết kế phức tạp nhiều so với write-through phải biết phải cập nhật nhớ Hanoi university of science 2008 -2012 Page 20 ... controller, thành phần đặt bên chipset (north bridge chip- chíp cực bắc) vi xử lý Intel bên CPU vi xử lý AMD CPU khơng thể tìm nạp liệu trực tiếp từ ổ đĩa cứng tốc độ truy suất liệu ổ đĩa cứng thấp với... Chúng gọi “hit” CPU nạp lệnh yêu cầu liệu từ Cache, gọi “miss” lệnh liệu u cầu khơng có CPU cần phải truy cập trực tiếp vào nhớ RAM để lấy liệu Rõ ràng bạn bật máy tính Cache hồn tồn trống rỗng, hệ... độ 2GHz với đường liệu* 64-bit truyền tải liệu bên với tốc độ 16GB/s – lớn gấp 50 lần - Đường liệu: Các đường mạch bên CPU Chỉ cần phép toán đơn giản bạn biết CPU có số đường liệu khác bên trong,